JAJSOW5G April   2006  – April 2026 TPS5420

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 ピン構成および機能
6. 5 仕様
   1. 5.1 絶対最大定格
   2. 5.2 ESD 定格
   3. 5.3 推奨動作条件
   4. 5.4 熱に関する情報 
   5. 5.5 電気的特性
   6. 5.6 代表的特性
7. 6 詳細説明
   1. 6.1 概要
   2. 6.2 機能ブロック図
   3. 6.3 機能説明
      1. 6.3.1  発振周波数
      2. 6.3.2  電圧リファレンス
      3. 6.3.3  イネーブル (ENA) と内部スロースタート時間
      4. 6.3.4  低電圧誤動作防止 (UVLO)
      5. 6.3.5  ブースト･キャパシタ (BOOT)
      6. 6.3.6  出力フィードバック (VSENSE)
      7. 6.3.7  内部補償
      8. 6.3.8  ボルテージ･フィード･フォワード
      9. 6.3.9  パルス幅変調 (PWM) 制御
      10. 6.3.10 過電流保護
      11. 6.3.11 過電圧保護
      12. 6.3.12 サーマル シャットダウン
   4. 6.4 デバイスの機能モード
      1. 6.4.1 最小入力電圧
      2. 6.4.2 ENA 制御
8. 7 アプリケーションと実装
   1. 7.1 使用上の注意
   2. 7.2 代表的なアプリケーション
      1. 7.2.1 アプリケーション回路
         1. 7.2.1.1 設計要件
         2. 7.2.1.2 詳細な設計手順
            1. 7.2.1.2.1 スイッチング周波数
            2. 7.2.1.2.2 入力コンデンサ
            3. 7.2.1.2.3 出力フィルタ部品
               1. 7.2.1.2.3.1 インダクタの選択
               2. 7.2.1.2.3.2 コンデンサの選択
               3.         43
               4.         44
            4. 7.2.1.2.4 出力電圧の設定ポイント
            5. 7.2.1.2.5 ブート･コンデンサ
            6. 7.2.1.2.6 キャッチ ダイオード
            7. 7.2.1.2.7 詳細情報
               1. 7.2.1.2.7.1 出力電圧の制限
               2. 7.2.1.2.7.2 内部補償回路
               3. 7.2.1.2.7.3 熱に関する計算
            8. 7.2.1.2.8 出力フィルタ部品の選択
            9. 7.2.1.2.9 外部補償回路
         3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 追加回路
      3. 7.2.3 セラミック出力フィルタ キャパシタを使用する回路
   3. 7.3 電源に関する推奨事項
   4. 7.4 レイアウト
      1. 7.4.1 PCB のレイアウト ガイドライン
      2. 7.4.2 レイアウト例
9. 8 デバイスおよびドキュメントのサポート
   1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
   2. 8.2 ドキュメントの更新通知を受け取る方法
   3. 8.3 サポート・リソース
   4. 8.4 商標
   5. 8.5 静電気放電に関する注意事項
   6. 8.6 用語集
10. 9 改訂履歴
11. 10メカニカル、パッケージ、および注文情報

TPS5420 広い入力電圧範囲、2A、降圧コンバータ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード