JAJSLV3K March   2014  – November 2023 WL1807MOD , WL1837MOD

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 改訂履歴
  7. 6 デバイスの比較
    1. 6.1 関連製品
  8. 7 端子構成および機能
    1. 7.1 ピン属性
  9. 8 仕様
    1. 8.1  絶対最大定格
    2. 8.2  ESD 定格
    3. 8.3  推奨動作条件
    4. 8.4  外部デジタル低速クロックの要件
    5. 8.5  MOC 100 ピン・パッケージの熱抵抗特性
    6. 8.6  WLAN のパフォーマンス：2.4GHz レシーバの特性
    7. 8.7  WLAN のパフォーマンス：2.4GHz トランスミッタ出力
    8. 8.8  WLAN のパフォーマンス：5GHz レシーバの特性
    9. 8.9  WLAN のパフォーマンス：5GHz トランスミッタ出力
    10. 8.10 WLAN のパフォーマンス：電流
    11. 8.11 Bluetooth パフォーマンス：BR、EDR レシーバの特性 - インバンド信号
    12. 8.12 Bluetooth パフォーマンス：トランスミッタ、BR
    13. 8.13 Bluetooth パフォーマンス：トランスミッタ、EDR
    14. 8.14 Bluetooth パフォーマンス：変調、BR
    15. 8.15 Bluetooth パフォーマンス：変調、EDR
    16. 8.16 Bluetooth Low Energy のパフォーマンス：レシーバの特性 - 帯域内信号
    17. 8.17 Bluetooth Low Energy のパフォーマンス：トランスミッタ特性
    18. 8.18 Bluetooth Low Energy のパフォーマンス：変調特性
    19. 8.19 Bluetooth BR および EDR の動的電流
    20. 8.20 Bluetooth Low Energy の電流
    21. 8.21 タイミングおよびスイッチング特性
      1. 8.21.1 パワー・マネージメント
        1. 8.21.1.1 ブロック図 - 内部 DC-DC
      2. 8.21.2 電源オンおよびシャットダウン状態
      3. 8.21.3 チップのトップ・レベルの電源オン・シーケンス
      4. 8.21.4 WLAN の電源オン・シーケンス
      5. 8.21.5 Bluetooth - Bluetooth Low Energy の電源オン・シーケンス
      6. 8.21.6 WLAN SDIO トランスポート層
        1. 8.21.6.1 SDIO のタイミング仕様
        2. 8.21.6.2 SDIO のスイッチング特性 - 高速
      7. 8.21.7 すべての機能ブロック用の HCI UART 共有トランスポート層 (WLAN を除く)
        1. 8.21.7.1 UART 4 線式インターフェイス - H4
      8. 8.21.8 Bluetooth コーデック - PCM (オーディオ) のタイミング仕様
  10. 9 詳細説明
    1. 9.1 WLAN の機能
    2. 9.2 Bluetooth の機能
    3. 9.3 Bluetooth Low Energy 機能
    4. 9.4 デバイスの認証
      1. 9.4.1 FCC 認証および声明
      2. 9.4.2 カナダ・イノベーション・科学経済開発省 (ISED)
      3. 9.4.3 ETSI/CE
      4. 9.4.4 MIC 認定
    5. 9.5 モジュールのマーキング
    6. 9.6 テスト・グレード
    7. 9.7 最終製品のラベリング
    8. 9.8 エンド・ユーザー向けマニュアルに関する情報
  11. 10アプリケーション、実装、およびレイアウト
    1. 10.1 アプリケーション情報
      1. 10.1.1 代表的なアプリケーション - WL1837MOD のリファレンス・デザイン
      2. 10.1.2 設計の推奨事項
      3. 10.1.3 RF トレースとアンテナのレイアウトに関する推奨事項
      4. 10.1.4 モジュールのレイアウトに関する推奨事項
      5. 10.1.5 基板の熱に関する推奨事項
      6. 10.1.6 ベーキングと SMT に関する推奨事項
        1. 10.1.6.1 ベーキングに関する推奨事項
        2. 10.1.6.2 SMT に関する推奨事項
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスのサポート
      1. 11.1.1 サード・パーティ製品に関する免責事項
      2. 11.1.2 開発サポート
        1. 11.1.2.1 ツールとソフトウェア
      3. 11.1.3 デバイス・サポートの表記規則
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 TI モジュールのメカニカル外形
    2. 12.2 テープおよびリール情報
      1. 12.2.1 テープおよびリール仕様
      2. 12.2.2 梱包仕様
        1. 12.2.2.1 リール・ボックス
        2. 12.2.2.2 梱包箱
    3. 12.3 パッケージ情報
      1. 12.3.1 付録：パッケージ･オプション

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • MOC|100
サーマルパッド・メカニカル・データ
発注情報

8.21.6.1 SDIO のタイミング仕様

推奨動作条件における SDIO のスイッチング特性と、入力および出力のデフォルト・レートを、図 8-6 および 図 8-7 に示します。

GUID-BECF1F2D-9E3E-4D7A-9F63-D5902DA3F4D6-low.gif図 8-6 SDIO のデフォルト入力タイミング
GUID-C6AE4A3B-62AD-41EA-8289-AAC7D5A2C859-low.gif図 8-7 SDIO のデフォルト出力タイミング

SDIO のデフォルト・タイミング特性の一覧を、表 8-1 に示します。

表 8-1 SDIOのデフォルト・タイミング特性
(1)最小値最大値単位
fclockクロック周波数、CLK(2)0.026.0MHz
DCLow、高デューティ・サイクル(2)40.0%60.0%
tTLH立ち上がり時間、CLK(2)10.0ns
tTHL立ち下がり時間、CLK(2)10.0ns
tISUセットアップ時間、CLK↑前の入力有効(2)3.0ns
tIHホールド時間、CLK↑後の入力有効(2)2.0ns
tODLY遅延時間、CLK↓から出力有効(2)7.010.0ns
Cl出力の容量性負荷(2)15.0pF
(1) データ出力クロックのエッジを立ち下がりエッジ (デフォルト) から立ち上がりエッジに変更するには、構成ビットを設定します。
(2) パラメータ値は、最大クロック周波数を反映しています。