JAJSLV3L March 2014 – May 2025 WL1807MOD , WL1837MOD
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
このインターフェイスには、次の 4 つの信号が含まれています。
ホストとデバイスとの間のフロー制御は、ハードウェアによってバイト単位で行われます。
デバイスの UART RX バッファがフロー制御スレッショルドを超えると、バッファは UART_RTS 信号を High に設定して、ホストからの送信を停止します。UART_CTS 信号が High に設定されると、デバイスはインターフェイスでの送信を停止します。HCI_CTS がバイト送信の途中でHighに設定された場合、デバイスはそのバイトの送信を終えてから送信を停止します。
UART のタイミングを、図 7-10 に示します。
図 7-10 UART タイミング図UART のタイミング特性の一覧を、表 7-5 に示します。
| パラメータ | 条件 | 最小値 | 標準値 | 最大値 | 単位 | |
|---|---|---|---|---|---|---|
| ボーレート | 37.5 | 4364 | Kbps | |||
| バイトあたりのボーレート精度 | 受信 - 送信 | -2.5% | 1.5% | |||
| ビットあたりのボーレート精度 | 受信 - 送信 | -12.5% | 12.5% | |||
| t3 | CTS Low から TX_DATA オンまで | 0.0 | 2.0 | µs | ||
| t4 | CTS High から TX_DATA オフまで | ハードウェア・フロー制御 | 1.0 | バイト | ||
| t6 | CTS High パルスの期間 | 1.0 | ビット | |||
| t1 | RTS Low から RX_DATA オンまで | 0.0 | 2.0 | µs | ||
| t2 | RTS High から RX_DATA オフまで | 割り込みを 1/4 FIFO に設定 | 16.0 | バイト | ||
UART データ・フレームを、図 7-11 に示します。
図 7-11 UART データ・フレーム