JADA320 August   2026 TDA4AH-Q1 , TDA4AP-Q1 , TDA4VH-Q1 , TDA4VP-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2USB 3.1 コンプライアンス モード：動作原理
    1. 2.1 略称と定義
    2. 2.2 LTSSM および RX 検出
    3. 2.3 コンプライアンス モードのエントリ方式
    4. 2.4 レジスタ レファレンス
      1. 2.4.1 xHCI PORTSC：ポートステータスおよび制御レジスタ
      2. 2.4.2 PORTSC ビットフィールドの説明 (USB 3.0 — xHCI 仕様§4.19.7)
      3. 2.4.3 PLS エンコード：USB 3.0 リンク状態
      4. 2.4.4 コンプライアンス エントリ前の RX 検出の確認
      5. 2.4.5 コンプライアンス書き込み値デコード：0x0a010340
    5. 2.5 コンプライアンス パターン CP1 および SSC
      1. 2.5.1 USB PHY レジスタ — CP1 (クロック パターン)
      2. 2.5.2 レジスタ・アドレス
      3. 2.5.3 CP1 書き込み値のデコード：0x18230c10
  6. 3コンプライアンス手順 — TDA4VH/AH/TDA4AP/VP
    1. 3.1  ハードウェア要件
    2. 3.2  ソフトウェア要件
    3. 3.3  評価基板設定
    4. 3.4  コンプライアンス パターン参照
    5. 3.5  LFPS：低周波数周期信号
    6. 3.6  コンプライアンス パターン 0 (CP0)
    7. 3.7  コンプライアンス パターン 1 (CP1)
    8. 3.8  LeCroy スコープの設定と結果
    9. 3.9  トラブルシューティング
    10. 3.10 コンプライアンス手順： DRA821 / TDA4AL/VL/VE / J721S2
  7. 4まとめ
  8. 5参考資料

2.5.1 USB PHY レジスタ — CP1 (クロック パターン)

このUSB PHY レジスタへの書き込みは、アナログ TX ブロックに対し、CP1 コンプライアンス パターンを出力するよう指示するものです。このレジスタは、PORTSC のコンプライアンス書き込みの後に書き込む必要があります。