ホーム マイコン (MCU) / プロセッサ マイクロプロセッサ / DSP 車載運転支援 SoC
ホーム
マイコン (MCU) / プロセッサ
マイクロプロセッサ / DSP
車載運転支援 SoC

TDA4AP-Q1

アクティブ

ビジョン認識と分析向け、Octal Arm® Cortex®-A72、24 TOPS の AI、および C7xDSP を搭載した SoC

ご注文はこちら
データシート
ユーザー ガイド

TDA4AP-Q1

アクティブ
データシート ご注文はこちら

製品詳細

CPU 8 Arm Cortex-A72 Frequency (MHz) 2000 Coprocessors 8 Arm Cortex-R5F Display type 1 EDP, 2 DSI, MIPI DPI Protocols Ethernet PCIe 2 PCIe Gen 3 Hardware accelerators C7™ NPU, Deep learning accelerator, Depth and motion processing accelerator, Video decode accelerator, Video encode accelerator, Vision processing accelerator Features Vision Analytics Operating system AutoSAR, FreeRTOS, INTEGRITY, Linux, QNX, SafeRTOS, VxWorks, u-velOSity Security Cryptographic acceleration, Device attestation & anti-counterfeit, Hardware-enforced isolation, Secure boot, Secure debug, Secure storage Rating Automotive Power supply solution TPS6594-Q1 Operating temperature range (°C) -40 to 125 Edge AI enabled Edge AI Studio enabled, NPU accelerated, Yes
CPU 8 Arm Cortex-A72 Frequency (MHz) 2000 Coprocessors 8 Arm Cortex-R5F Display type 1 EDP, 2 DSI, MIPI DPI Protocols Ethernet PCIe 2 PCIe Gen 3 Hardware accelerators C7™ NPU, Deep learning accelerator, Depth and motion processing accelerator, Video decode accelerator, Video encode accelerator, Vision processing accelerator Features Vision Analytics Operating system AutoSAR, FreeRTOS, INTEGRITY, Linux, QNX, SafeRTOS, VxWorks, u-velOSity Security Cryptographic acceleration, Device attestation & anti-counterfeit, Hardware-enforced isolation, Secure boot, Secure debug, Secure storage Rating Automotive Power supply solution TPS6594-Q1 Operating temperature range (°C) -40 to 125 Edge AI enabled Edge AI Studio enabled, NPU accelerated, Yes
FCBGA (ALY) 1414 961 mm² (31 mm × 31 mm)

Processor cores:

  • Up to Four Floating point, vector C7™ DSP, up to 1.0GHz, 320GFLOPS, 1024GOPS
  • Up to Four Deep-learning matrix multiply accelerator (MMAv2), up to 32TOPS (8b) at 1.0GHz
  • Two Vision Processing Accelerators (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators
  • Depth and Motion Processing Accelerators (DMPAC)
  • Eight Arm Cortex-A72 microprocessor subsystem at up to 2.0GHz
    • 2MB shared L2 cache per quad-core Cortex-A72 cluster
    • 32KB L1 DCache and 48KB L1 ICache per Cortex-A72 core
  • Eight Arm Cortex-R5F MCUs at up to 1.0GHz
    • 32K I-Cache, 32K D-Cache, 64K L2 TCM
    • Two Arm Cortex-R5F MCUs in isolated MCU subsystem
    • Six Arm Cortex-R5F MCUs in general compute partition
  • GPU IMG BXS-4-64, 256kB Cache, up to 800MHz, 50GFLOPS, 4GTexels/s
  • Custom-designed interconnect fabric supporting near max processing entitlement

    Memory subsystem:

  • Up to 8MB of on-chip L3 RAM with ECC and coherency
    • ECC error protection
    • Shared coherent cache
    • Supports internal DMA engine
  • Up to Four External Memory Interface (EMIF) module with ECC
    • Supports LPDDR4 memory types
    • Supports speeds up to 4266MT/s
    • Up to 4x32-b bus with inline ECC up to 68GB/s
  • General-Purpose Memory Controller (GPMC)
  • 3x512KB on-chip SRAM in MAIN domain, protected by ECC

    Functional Safety:

  • Functional Safety-Compliant (on select part numbers)
    • Developed for functional safety applications
    • Documentation available to aid ISO 26262/IEC 61508 functional safety system design up to ASIL D/SIL 3
    • Systematic capability up to ASIL D/SC 3
    • Hardware integrity up to ASIL D/SIL 3 for MCU Domain
    • Hardware integrity up to ASIL B/SIL 2 for Main Domain
    • Hardware integrity up to ASIL D/SIL 3 for Extended MCU (EMCU) portion of the Main Domain
  • Safety-related certification
  • AEC-Q100 qualified on part number variants ending in Q1

    Device security (on select part numbers):

  • Secure boot with secure run-time support
  • Customer programmable root key, up to RSA-4K or ECC-512
  • Embedded hardware security module
  • Crypto hardware accelerators – PKA with ECC, AES, SHA, RNG, DES and 3DES

    High speed serial interfaces:

  • Integrated Ethernet switch supporting up to 8 (TDA4xH) or 4 (TDA4xP) external ports
    • Two ports support 5Gb, 10Gb USXGMII/XFI
    • All ports support 1Gb, 2.5Gb SGMII
    • All ports can support QSGMII. A maximum of 2 (TDA4xH) or 1 (TDA4xP) QSGMII can be enabled and uses all 8 or 4 internal lanes
  • Up to 4x2-L/2x4L (TDA4xH) or 2x2L/1x4L (TDA4xP) PCI-Express (PCIe) Gen3 controllers
    • Gen1 (2.5GT/s), Gen2 (5.0GT/s), and Gen3 (8.0GT/s) operation with auto-negotiation
  • One USB 3.0 dual-role device (DRD) subsystem
    • Enhanced SuperSpeed Gen1 Port
    • Supports Type-C switching
    • Independently configurable as USB host, USB peripheral, or USB DRD
  • Three CSI2.0 4L Camera Serial interface RX (CSI-RX) plus two CSI2.0 4L TX (CSI-TX) with DPHY
    • MIPI CSI 1.3 Compliant + MIPI-DPHY 1.2
    • CSI-RX supports for 1,2,3, or 4 data lane mode up to 2.5Gbps per lane
    • CSI-TX supports for 1,2, or 4 data lane mode up to 2.5Gbps per lane
    • ECC verification/correction with CRC check + ECC on RAM
    • Virtual Channel support (up to 16)
    • Ability to write stream data directly to DDR via DMA

    Ethernet:

  • Two RGMII/RMII interfaces

    Automotive interfaces:

  • Twenty Modular Controller Area Network (MCAN) modules with full CAN-FD support

    Display subsystem:

  • Two DSI 4L TX (up to 2.5k)
  • One eDP/DP interface with Multi-Display Support (MST)
  • One DPI

    Audio interfaces:

  • Five Multichannel Audio Serial Port (MCASP) modules

    Video acceleration:

  • H.264/H.265 Encode/Decode, up to 960MP/s (TDA4xH) or 480MP/s (TDA4xP)

    Flash memory interfaces:

  • Embedded MultiMediaCard Interface ( eMMC™ 5.1)
  • One Secure Digital 3.0 / Secure Digital Input Output 3.0 interfaces (SD3.0/SDIO3.0
  • Universal Flash Storage (UFS 2.1) interface with two lanes
  • Two independent flash interfaces configured as
    • One OSPI or HyperBus™ or QSPI flash interfaces, and
    • One QSPI flash interface

    System-on-Chip (SoC) architecture:

  • 16-nm FinFET technology
  • 31mm × 31mm, 0.8-mm pitch, 1414-pin FCBGA (ALY), enables IPC class 3 PCB routing

    TPS6594-Q1 Companion Power Management ICs (PMIC):

  • Functional Safety-Compliant support up to ASIL D/SIL 3
  • Flexible mapping to support different use cases

Processor cores:

  • Up to Four Floating point, vector C7™ DSP, up to 1.0GHz, 320GFLOPS, 1024GOPS
  • Up to Four Deep-learning matrix multiply accelerator (MMAv2), up to 32TOPS (8b) at 1.0GHz
  • Two Vision Processing Accelerators (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators
  • Depth and Motion Processing Accelerators (DMPAC)
  • Eight Arm Cortex-A72 microprocessor subsystem at up to 2.0GHz
    • 2MB shared L2 cache per quad-core Cortex-A72 cluster
    • 32KB L1 DCache and 48KB L1 ICache per Cortex-A72 core
  • Eight Arm Cortex-R5F MCUs at up to 1.0GHz
    • 32K I-Cache, 32K D-Cache, 64K L2 TCM
    • Two Arm Cortex-R5F MCUs in isolated MCU subsystem
    • Six Arm Cortex-R5F MCUs in general compute partition
  • GPU IMG BXS-4-64, 256kB Cache, up to 800MHz, 50GFLOPS, 4GTexels/s
  • Custom-designed interconnect fabric supporting near max processing entitlement

    Memory subsystem:

  • Up to 8MB of on-chip L3 RAM with ECC and coherency
    • ECC error protection
    • Shared coherent cache
    • Supports internal DMA engine
  • Up to Four External Memory Interface (EMIF) module with ECC
    • Supports LPDDR4 memory types
    • Supports speeds up to 4266MT/s
    • Up to 4x32-b bus with inline ECC up to 68GB/s
  • General-Purpose Memory Controller (GPMC)
  • 3x512KB on-chip SRAM in MAIN domain, protected by ECC

    Functional Safety:

  • Functional Safety-Compliant (on select part numbers)
    • Developed for functional safety applications
    • Documentation available to aid ISO 26262/IEC 61508 functional safety system design up to ASIL D/SIL 3
    • Systematic capability up to ASIL D/SC 3
    • Hardware integrity up to ASIL D/SIL 3 for MCU Domain
    • Hardware integrity up to ASIL B/SIL 2 for Main Domain
    • Hardware integrity up to ASIL D/SIL 3 for Extended MCU (EMCU) portion of the Main Domain
  • Safety-related certification
  • AEC-Q100 qualified on part number variants ending in Q1

    Device security (on select part numbers):

  • Secure boot with secure run-time support
  • Customer programmable root key, up to RSA-4K or ECC-512
  • Embedded hardware security module
  • Crypto hardware accelerators – PKA with ECC, AES, SHA, RNG, DES and 3DES

    High speed serial interfaces:

  • Integrated Ethernet switch supporting up to 8 (TDA4xH) or 4 (TDA4xP) external ports
    • Two ports support 5Gb, 10Gb USXGMII/XFI
    • All ports support 1Gb, 2.5Gb SGMII
    • All ports can support QSGMII. A maximum of 2 (TDA4xH) or 1 (TDA4xP) QSGMII can be enabled and uses all 8 or 4 internal lanes
  • Up to 4x2-L/2x4L (TDA4xH) or 2x2L/1x4L (TDA4xP) PCI-Express (PCIe) Gen3 controllers
    • Gen1 (2.5GT/s), Gen2 (5.0GT/s), and Gen3 (8.0GT/s) operation with auto-negotiation
  • One USB 3.0 dual-role device (DRD) subsystem
    • Enhanced SuperSpeed Gen1 Port
    • Supports Type-C switching
    • Independently configurable as USB host, USB peripheral, or USB DRD
  • Three CSI2.0 4L Camera Serial interface RX (CSI-RX) plus two CSI2.0 4L TX (CSI-TX) with DPHY
    • MIPI CSI 1.3 Compliant + MIPI-DPHY 1.2
    • CSI-RX supports for 1,2,3, or 4 data lane mode up to 2.5Gbps per lane
    • CSI-TX supports for 1,2, or 4 data lane mode up to 2.5Gbps per lane
    • ECC verification/correction with CRC check + ECC on RAM
    • Virtual Channel support (up to 16)
    • Ability to write stream data directly to DDR via DMA

    Ethernet:

  • Two RGMII/RMII interfaces

    Automotive interfaces:

  • Twenty Modular Controller Area Network (MCAN) modules with full CAN-FD support

    Display subsystem:

  • Two DSI 4L TX (up to 2.5k)
  • One eDP/DP interface with Multi-Display Support (MST)
  • One DPI

    Audio interfaces:

  • Five Multichannel Audio Serial Port (MCASP) modules

    Video acceleration:

  • H.264/H.265 Encode/Decode, up to 960MP/s (TDA4xH) or 480MP/s (TDA4xP)

    Flash memory interfaces:

  • Embedded MultiMediaCard Interface ( eMMC™ 5.1)
  • One Secure Digital 3.0 / Secure Digital Input Output 3.0 interfaces (SD3.0/SDIO3.0
  • Universal Flash Storage (UFS 2.1) interface with two lanes
  • Two independent flash interfaces configured as
    • One OSPI or HyperBus™ or QSPI flash interfaces, and
    • One QSPI flash interface

    System-on-Chip (SoC) architecture:

  • 16-nm FinFET technology
  • 31mm × 31mm, 0.8-mm pitch, 1414-pin FCBGA (ALY), enables IPC class 3 PCB routing

    TPS6594-Q1 Companion Power Management ICs (PMIC):

  • Functional Safety-Compliant support up to ASIL D/SIL 3
  • Flexible mapping to support different use cases

The TDA4VH-Q1 TDA4AH-Q1 TDA4VP-Q1 TDA4AP-Q1 processor family is based on the evolutionary Jacinto™ 7 architecture, targeted at ADAS and Autonomous Vehicle (AV) applications and built on extensive market knowledge accumulated over a decade of TI’s leadership in the ADAS processor market. The unique combination high-performance compute, deep-learning engine, dedicated accelerators for signal and image processing in an functional safety compliant targeted architecture make the TDA4VH-Q1 TDA4AH-Q1 TDA4VP-Q1 TDA4AP-Q1 devices a great fit for several imaging, vision, radar, sensor fusion and AI applications such as: Robotics, Mobile machineries, Off-highway vehicle controller, Machine Vision, AI BOX, Gateways, Retail automation, Medical Imaging, and so on. The TDA4VH-Q1 TDA4AH-Q1 TDA4VP-Q1 TDA4AP-Q1 provides high performance compute for both traditional and deep learning algorithms at industry leading power/performance ratios with a high level of system integration to enable scalability and lower costs for advanced automotive platforms supporting multiple sensor modalities in centralized ECUs or stand-alone sensors. Key cores include next generation DSP with scalar and vector cores, dedicated deep learning and traditional algorithm accelerators, latest Arm and GPU processors for general compute, an integrated next generation imaging subsystem (ISP), video codec, Ethernet hub and isolated MCU island. All protected by automotive grade safety and security hardware accelerators.

Key Performance Cores Overview

The next generation C7™ DSP combines TI’s industry leading DSP and EVE cores into a single higher performance core and adds floating point vector calculation capabilities, enabling backward compatibility for legacy code while simplifying software programming. A single instance of the new “MMAv2” deep learning accelerator enables performance up to 8 TOPS within the lowest power envelope in the industry when operating at the typical automotive worst case junction temperature of 125°C. The dedicated ADAS/AV hardware accelerators provide vision pre-processing plus distance and motion processing with no impact on system performance.

General Compute Cores and Integration Overview

Separate eight core cluster configuration of Arm Cortex-A72 facilitates multi-OS applications with minimal need for a software hypervisor. Eight Arm® Cortex®-R5F subsystems enable low-level, timing critical processing tasks to leave the Arm® Cortex®-A72’s unencumbered for applications. The integrated IMG BXS-4-64 GPU offers up to 50 GFLOPS to enable dynamic 3D rendering for enhanced viewing applications. Building on the existing world-class ISP, TI’s 7th generation ISP includes flexibility to process a broader sensor suite, support for higher bit depth, and features targeting analytics applications. Integrated diagnostics and safety features support operations up to ASIL-D/SIL-3 levels while the integrated security features protect data against modern day attacks. To enable systems requiring heavy data bandwidth, a PCIe hub and Gigabit Ethernet switch are included along with CSI-2 ports to support throughput for many sensor inputs. To further the integration, the TDA4VH-Q1 TDA4AH-Q1 TDA4VP-Q1 TDA4AP-Q1 family also includes an MCU island eliminating the need for an external system microcontroller.

The TDA4VH-Q1 TDA4AH-Q1 TDA4VP-Q1 TDA4AP-Q1 processor family is based on the evolutionary Jacinto™ 7 architecture, targeted at ADAS and Autonomous Vehicle (AV) applications and built on extensive market knowledge accumulated over a decade of TI’s leadership in the ADAS processor market. The unique combination high-performance compute, deep-learning engine, dedicated accelerators for signal and image processing in an functional safety compliant targeted architecture make the TDA4VH-Q1 TDA4AH-Q1 TDA4VP-Q1 TDA4AP-Q1 devices a great fit for several imaging, vision, radar, sensor fusion and AI applications such as: Robotics, Mobile machineries, Off-highway vehicle controller, Machine Vision, AI BOX, Gateways, Retail automation, Medical Imaging, and so on. The TDA4VH-Q1 TDA4AH-Q1 TDA4VP-Q1 TDA4AP-Q1 provides high performance compute for both traditional and deep learning algorithms at industry leading power/performance ratios with a high level of system integration to enable scalability and lower costs for advanced automotive platforms supporting multiple sensor modalities in centralized ECUs or stand-alone sensors. Key cores include next generation DSP with scalar and vector cores, dedicated deep learning and traditional algorithm accelerators, latest Arm and GPU processors for general compute, an integrated next generation imaging subsystem (ISP), video codec, Ethernet hub and isolated MCU island. All protected by automotive grade safety and security hardware accelerators.

Key Performance Cores Overview

The next generation C7™ DSP combines TI’s industry leading DSP and EVE cores into a single higher performance core and adds floating point vector calculation capabilities, enabling backward compatibility for legacy code while simplifying software programming. A single instance of the new “MMAv2” deep learning accelerator enables performance up to 8 TOPS within the lowest power envelope in the industry when operating at the typical automotive worst case junction temperature of 125°C. The dedicated ADAS/AV hardware accelerators provide vision pre-processing plus distance and motion processing with no impact on system performance.

General Compute Cores and Integration Overview

Separate eight core cluster configuration of Arm Cortex-A72 facilitates multi-OS applications with minimal need for a software hypervisor. Eight Arm® Cortex®-R5F subsystems enable low-level, timing critical processing tasks to leave the Arm® Cortex®-A72’s unencumbered for applications. The integrated IMG BXS-4-64 GPU offers up to 50 GFLOPS to enable dynamic 3D rendering for enhanced viewing applications. Building on the existing world-class ISP, TI’s 7th generation ISP includes flexibility to process a broader sensor suite, support for higher bit depth, and features targeting analytics applications. Integrated diagnostics and safety features support operations up to ASIL-D/SIL-3 levels while the integrated security features protect data against modern day attacks. To enable systems requiring heavy data bandwidth, a PCIe hub and Gigabit Ethernet switch are included along with CSI-2 ports to support throughput for many sensor inputs. To further the integration, the TDA4VH-Q1 TDA4AH-Q1 TDA4VP-Q1 TDA4AP-Q1 family also includes an MCU island eliminating the need for an external system microcontroller.
filter その他の 車載運転支援 SoC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品。
TDA4VH-Q1 アクティブ ビジョン認識と分析向け、Octal Arm® Cortex®-A72、32 TOPS の AI、C7xDSP および GPU を搭載した SoC Eight Cortex-A72 cores (100K DMIPS), 32 TOPS AI performance, four LPDDR4 interfaces; includes GPU, video encode and decode and eight port Ethernet switch
TDA4VP-Q1 アクティブ ビジョン認識と分析向け、Octal Arm® Cortex®-A72、24 TOPS の AI、C7xDSP および GPU を搭載した SoC Similar performance, includes GPU and video encode and decode acceleration.
TDA4AH-Q1 アクティブ ビジョン認識と分析向け、Octal Arm® Cortex®-A72、C7xDSP および 32 TOPS の AI を搭載した SoC Analytics-focused SoC; eight Cortex-A72 (100K DMIPS), 32 TOPS AI performance; does not inlcude GPU, video encode only
比較対象デバイスと類似の機能。
TDA4AL-Q1 アクティブ ビジョン認識と分析向け、Dual Arm® Cortex®-A72、8 TOPS の AI、および C7xDSP を搭載した SoC Dual Cortex-A72, lower AI performance (8 TOPS), smaller memory, fewer MCU cores, lower power

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
40 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート TDA4VH-Q1, TDA4AH-Q1, TDA4VP-Q1, TDA4AP-Q1 Jacinto™ Processors データシート (Rev. D) PDF | HTML 2026/08/18
* ユーザー・ガイド J784S4 J742S2 Technical Reference Manual (Rev. E) PDF | HTML 2025/09/09
* エラッタ J784S4 AM69x TDA4VH TDA4AH TDA4VP TDA4AP J742S2 TDA4VPE TDA4APE プロセッサシリコン リビジョン 1.0 PDF | HTML PDF | HTML 2026/06/22
アプリケーション・ノート A Guide to USB3.0 Gen1 SuperSpeed Host Transmit Electrical Compliance PDF | HTML 2026/08/06
アプリケーション概要 Jacinto SoC における SPL のブート時間の最適化 PDF | HTML PDF | HTML 2026/06/18
アプリケーション・ノート TDA4 デバイスのブート フロー オプション PDF | HTML PDF | HTML 2026/05/28
製品概要 TIDLRunner: Simplifying the 'Bring Your Own Model' Development Flow for Edge AI Accelerated Processors PDF | HTML 2026/05/14
ホワイト・ペーパー 未来を守る：TI の Jacinto ぷロッサおよび Sitara プロセッサはサ イバーレジリエンス法 (EU-CRA) に準拠しています PDF | HTML PDF | HTML 2026/05/06
アプリケーション・ノート TDA4x および AM6x デバイスにおける DDR 帯域最適化のため の QoS および CoS 設定の調整 PDF | HTML PDF | HTML 2026/03/30
機能安全情報 Confirmation of Software Component Qualification for JACINTO IPC for J721E, J721S2, J7200, J784S4, and J742S2 PDF | HTML 2026/03/19
機能安全情報 J721E, J721S2, J7200, J784S4, and J742S2 TÜV SÜD Letter of Confirmation for Software Component Qualification 2025/10/01
機能安全情報 J7200, J721E, J721S2, J722S, J742S2, and J784S4 SDL TÜV SÜD Functional Safety Certificate (Rev. A) 2025/09/25
機能安全情報 J721E, J721S2, J7200, J722S, J742S2, J784S4 MCAL TÜV SÜD Functional Safety Certificate (Rev. A) 2025/09/25
機能安全情報 TÜV SÜD Certificate for Functional Safety Software Development Process (Rev. D) 2025/06/17
機能安全情報 J784S4: TDA4VH TDA4AH TDA4VP TDA4AP SN17 SN18, J742S2: TDA4VPE TDA4APE SN16 TÜV Functional Safety Certificate 2025/06/11
ユーザー・ガイド Powering Jacinto 7 SoC For Isolated Power Groups With TPS6594133A-Q1 + Dual HCPS (Rev. A) PDF | HTML 2025/05/16
アプリケーション・ノート MCAN Debug Guide PDF | HTML 2025/02/18
アプリケーション・ノート Microcontroller Abstraction Layer on Jacinto™ and Sitara™ Embedded Processors PDF | HTML 2025/01/28
ユーザー・ガイド J784S4, TDA4VH, TDA4AH, TDA4VP, TDA4AP, AM69 Power Estimation Tool User’s Guide (Rev. A) PDF | HTML 2024/12/23
アプリケーション・ノート Jacinto 7 LPDDR4 Board Design and Layout Guidelines (Rev. F) PDF | HTML 2024/08/05
アプリケーション・ノート Debugging GPU Driver Issues on TDA4x and AM6x Devices PDF | HTML 2024/06/20
アプリケーション・ノート Jacinto7 AM6x, TDA4x, and DRA8x High-Speed Interface Design Guidelines (Rev. A) PDF | HTML 2024/06/04
アプリケーション・ノート MMC SW Tuning Algorithm (Rev. A) PDF | HTML 2024/05/14
アプリケーション・ノート Jacinto7 AM6x/TDA4x/DRA8x Schematic Checklist (Rev. B) PDF | HTML 2024/04/04
技術記事 Building multicamera vision perception systems for ADAS domain controllers with integrated processors PDF | HTML 2024/01/05
技術記事 How to deliver current beyond 100 A to an ADAS processor PDF | HTML 2024/01/04
アプリケーション・ノート Jacinto7 HS Device Customer Return Process PDF | HTML 2023/11/16
ホワイト・ペーパー 高集積プロセッサを活用すると、効率 的なエッジ AI システムを設計可能 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2023/05/03
アプリケーション・ノート UART Log Debug System on Jacinto 7 SoC PDF | HTML 2023/01/09
製品概要 Jacinto™ 7 Safety Product Overview PDF | HTML 2022/08/15
アプリケーション・ノート Dual-TDA4x System Solution PDF | HTML 2022/04/29
アプリケーション・ノート SPI Enablement & Validation on TDA4 Family PDF | HTML 2022/04/05
技術記事 How are sensors and processors creating more intelligent and autonomous robots? PDF | HTML 2022/03/29
技術記事 How to simplify your embedded edge AI application development PDF | HTML 2022/01/28
アプリケーション・ノート Enabling MAC2MAC Feature on Jacinto7 Soc 2022/01/10
機能安全情報 Leverage Jacinto 7 Processors Functional Safety Features for Automotive Designs (Rev. A) PDF | HTML 2021/10/13
アプリケーション・ノート TDA4 Flashing Techniques PDF | HTML 2021/07/08
ホワイト・ペーパー Jacinto™ 7 プロセッサのセキュリティ・イネーブラー 英語版 2021/01/04
ホワイト・ペーパー 差異化に貢献するマイコンの統合を Jacinto™ 7 プロセッサで実現 英語版 2020/10/22
アプリケーション・ノート OSPI Tuning Procedure PDF | HTML 2020/07/08

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

J784S4XEVM — TDA4AP-Q1、TDA4VP-Q1、TDA4AH-Q1、TDA4VH-Q1 の 各 SoC 遠距離場分析システム向け評価基板

J784S4 評価基板 (EVM) は、車載と産業用の市場全体にわたるビジョン分析とネットワークの各アプリケーションで、TDA4AP-Q1、TDA4VP-Q1、TDA4AH-Q1、TDA4VH-Q1 の各プロセッサを評価するためのプラットフォームです。これらのプロセッサは、マルチカメラ、センサ・フュージョン、ADAS (先進運転支援システム) ドメイン制御の各アプリケーションで、特に優れた性能を発揮します。

TDA4AP-Q1、TDA4VP-Q1、TDA4AH-Q1、TDA4VH-Q1 の各プロセッサは、固定小数点と浮動小数点の各 DSP コア、Arm® Cortex®-A72 (...)

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード

J7EXPA01EVM — Fusion2 シリアル キャプチャ拡張ボード キット

Jacinto7 EVM (評価基板) の機能を拡張して、開発と評価を実施できるようになります。デベロッパーはこれらを活用すると、Jacinto7 プロセッサファミリに関連するハードウェアを開発し、ソフトウェアを開発することができます。Fusion2 拡張ボードを使用して、EVM / SK に機能を追加することも可能です

Fusion2 シリアルキャプチャボードを使用すると、Jacinto7 プロセッサと、外部カメラセンサ、レーダーセンサ、他の同様なキャプチャデバイスとのインターフェイスを実現できます。  最大 12 個の高速データソース入力をサポートし、デジタル MIPI CSI-2 (...)

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード

J7EXPCXEVM — Gateway/Ethernet switch expansion card

Expand the capabilities of the J721EXCP01EVM common processor board for evaluating Jacinto 7 processors in vision analytics and networking applications in automotive and industrial markets with our Gateway/Ethernet switch expansion card.

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード

J7EXPEXEVM — Audio and display expansion card

Expand the capabilities of the J721EXCP01EVM common processor board for evaluating Jacinto 7 processors in vision analytics and networking applications in automotive and industrial markets with our audio and display expansion card.
ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

TMDSEMU110-U — XDS110 JTAG デバッグ プローブ

TI ( テキサス・インスツルメンツ) の XDS110 は、TI の各種組込みプロセッサを意図した、新しいクラスのデバッグ プローブ (エミュレータ) です。XDS110 は XDS100 ファミリを置き換える製品であり、同時に、単一製品で幅広い規格 (IEEE1149.1、IEEE1149.7、SWD) をサポートしています。また、すべての XDS デバッグ プローブは、ETB (Embedded Trace Buffer、組込みトレース バッファ) 搭載のすべての Arm® と DSP プロセッサに対し、コア トレースとシステム トレースをサポートしています。  ピンのコア (...)

サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システム トレース USB デバッグ プローブ

XDS560v2 は、XDS560™ デバッグ プローブ ファミリの中で最高の性能を提供し、従来型の JTAG 規格（IEEE1149.1）と、cJTAG（IEEE1149.7）の両方をサポートしています。  シリアル ワイヤ デバッグ (SWD) はサポートしていないことに注意してください。

すべての XDS デバッグ プローブは、ETB（Embedded Trace Buffer、組込みトレース バッファ）搭載のすべての ARM と DSP プロセッサに対し、コア トレースとシステム トレースをサポートしています。  ピンのトレースには、XDS560v2 PRO TRACE が必要です。

(...)

サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

LB-3P-TRACE32-ARM — Arm® ベースのマイコンおよびプロセッサ用Lauterbach TRACE32® デバッグおよびトレースシステム

LauterbachのTRACE32® ツールは最先端のハードウェア/ソフトウェアコンポーネントのスイートで、あらゆる種類の Arm® ベースのマイコンとプロセッサの分析、最適化、認証を実行できます。組込みシステムと SoC 向けの世界的に有名なデバッグ/トレースソリューションは、初期のシリコン開発前の段階から製品認証やトラブルシューティングに至る、あらゆる開発段階に最適なソリューションです。Lauterbach (...)

購入先：Lauterbach GmbH
サポート対象の製品とハードウェア
デバッグ・プローブ

TSK-3P-BLUEBOX — TASKING BlueBox hardware debugger

TASKING’s Debug, Trace, and Test tools offer comprehensive solutions for efficient debugging, tracing, and testing of TI's embedded systems. The scalable TASKING BlueBox debuggers allow users to easily flash, debug, and test across TI's portfolio. Development on TI hardware is made even easier with (...)

購入先：TASKING Germany GmbH
サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-J784S4 — Linux® SDK for TDA4AP-Q1, TDA4VP-Q1, TDA4AH-Q1 and TDA4VH-Q1

J784S4 プロセッサ SDK (ソフトウェア開発キット) RTOS (リアルタイム・オペレーティング・システム) を、プロセッサ SDK Linux® またはプロセッサ SDK QNX® と組み合わせると、TI の Jacinto™ プラットフォームに属する TDA4AP-Q1、TDA4VP-Q1、TDA4AH-Q1、TDA4VH-Q1 の各 SoC (システム・オン・チップ) に適したマルチプロセッサ・ソフトウェア開発プラットフォームを形成できます。

PROCESSOR-SDK-J784S4 (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-QNX-J784S4 — QNX SDK for TDA4AP-Q1, TDA4VP-Q1, TDA4AH-Q1 and TDA4VH-Q1

J784S4 プロセッサ SDK (ソフトウェア開発キット) RTOS (リアルタイム・オペレーティング・システム) を、プロセッサ SDK Linux® またはプロセッサ SDK QNX® と組み合わせると、TI の Jacinto™ プラットフォームに属する TDA4AP-Q1、TDA4VP-Q1、TDA4AH-Q1、TDA4VH-Q1 の各 SoC (システム・オン・チップ) に適したマルチプロセッサ・ソフトウェア開発プラットフォームを形成できます。

PROCESSOR-SDK-J784S4 (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-RTOS-J784S4 — RTOS SDK for TDA4AP-Q1, TDA4VP-Q1, TDA4AH-Q1 and TDA4VH-Q1

J784S4 プロセッサ SDK (ソフトウェア開発キット) RTOS (リアルタイム・オペレーティング・システム) を、プロセッサ SDK Linux® またはプロセッサ SDK QNX® と組み合わせると、TI の Jacinto™ プラットフォームに属する TDA4AP-Q1、TDA4VP-Q1、TDA4AH-Q1、TDA4VH-Q1 の各 SoC (システム・オン・チップ) に適したマルチプロセッサ・ソフトウェア開発プラットフォームを形成できます。

PROCESSOR-SDK-J784S4 (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

IBV-3P-ICECAT — 内蔵システム向けの IBV EtherCAT MainDevice SDK

The icECAT EtherCAT Master Stack library by IBV is a Software Development Kit (SDK) for creating an EtherCAT MainDevice (master) system achieving best performance with lowest resource usage. It is especially designed for use on embedded systems with optimized Link Layer drivers with DMA support (...)

購入先：IBV - Echtzeit- und Embedded GmbH & Co. KG
サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

C7000-CGT — C7000 コード生成ツール：コンパイラ

The TI C7000 C/C++ compiler tools are an essential component of the CCStudio™ development ecosystem, providing robust support for TI C7000™ digital signal processor cores. They are engineered to maximize the potential of high-performance C7000-based platforms.

The CCStudio™ IDE is the integrated (...)

サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO — Code Composer Studio 統合開発環境（IDE）

CCStudio™ IDE is part of TI's extensive CCStudio™ development ecosystem and is an integrated development environment for TI's microcontrollers, processors, wireless connectivity devices, and radar sensors. CCStudio IDE is available as desktop or cloud-based applications. The cloud version (...)

サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

DDR-CONFIG-J784S4 — DDR 構成ツール

This SysConfig based tool simplifies the process of configuring the DDR Subsystem Controller and PHY to interface to SDRAM devices. Based on the memory device, board design, and topology the tool outputs files to initialize and train the selected memory.
サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

SAFETI_CQKIT — 安全性コンパイラ認証キット

安全性コンパイラ認証キットは、お客様が IEC 61508 と ISO 26262 のような機能安全規格に準拠して、TI ARM、C6000、C7000、または C2000/CLA の C/C++ コンパイラを使用できるようにする目的で開発したものです。

安全性コンパイラ認証キットの特長：

  • TIのお客様は無料でご利用いただけます
  • ユーザーが認定テストを実行する必要はございません
  • コンパイラのカバレッジ解析をサポート
    • カバレッジ データ収集に関する説明は、各 QKIT ダウンロード ページからダウンロードできます。
  • Validasのコンサルティングは含まれていません

(...)

サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

SYSCONFIG — システム構成ツール

CCStudio™ SysConfig is part of TI's extensive CCStudio™ development ecosystem and is a configuration tool that simplifies hardware and software configuration challenges to accelerate software development.

SysConfig provides an intuitive graphical user interface for configuring pins, peripherals, (...)

サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

TSK-3P-VX-TOOLSET — Arm 向け TASKING VX-toolset

Arm 向け VX-toolset は、特定の Cortex-M および Cortex-R コア デバイス上のセーフティ クリティカルな組込みソフトウェア開発向けの認定取得済みコンパイラ ツールチェーンです。Eclipse IDE の統合、高度なマルチコア サポート、TASKING 社の BlueBox デバッガとの互換性を備えており、VX-toolset によって開発を簡略化できます。TÜV NORD によって ISO 26262 の最高レベル ASIL D と ISO 21434 への準拠を認証済み。

購入先：TASKING Germany GmbH
サポート対象の製品とハードウェア
オペレーティング・システム (OS)

GHS-INTEGRITY-RTOS — Green Hills の INTEGRITY RTOS

Green Hills Software オペレーティング・システムの主力製品、INTEGRITY RTOS はパーティショニング・アーキテクチャを基盤として構築され、トータルな信頼性、絶対的なセキュリティ、および最大リアルタイム・パフォーマンスを実現する組込みシステムを提供しています。INTEGRITY はさまざまな業界での認定実績により、そのリーダーシップを裏付けられており、オペレーティング・システムのリアルタイムな安全性、セキュリティ、信頼性で高いレベルのソリューションを提供しています。

Green Hills Software の詳細については、www.ghs.com (...)
サポート対象の製品とハードウェア
オペレーティング・システム (OS)

GHS-3P-UVELOSITY — Green Hills Software u-velOSity Safety RTOS

The µ-velOSity™ Safety RTOS is the smallest of Green Hills Software's real-time operating systems and was designed especially for microcontrollers. It supports a wide range of TI processor families using the Arm® Cortex-M or Cortex-R cores as a main CPU or as a co-processors (...)

購入先：Green Hills Software
サポート対象の製品とハードウェア
オペレーティング・システム (OS)

QNX-3P-NEUTRINO-RTOS — QNX Neutrino® リアルタイム・オペレーティング・システム (RTOS)

QNX Neutrino® リアルタイム・オペレーティング・システム (RTOS) はフル機能を搭載した信頼性の高い RTOS で、車載、医療、交通、軍用、産業用組込みシステム向けの次世代製品を可能にします。マイクロカーネル採用の設計とモジュール型アーキテクチャにより、総所有コストを低減しながら、高度に最適化された信頼性の高いシステムを実現できます。
購入先：QNX
サポート対象の製品とハードウェア
オペレーティング・システム (OS)

WHIS-3P-SAFERTOS — WITTENSTEIN SAFERTOS の事前認証取得済み安全対応 RTOS

SAFERTOS® は、組込みプロセッサに適した独自のリアルタイム オペレーティング システムです。TÜV SÜD から、IEC 61508 SIL3 と ISO 26262 ASIL D の各規格に対する事前認証取得済みです。SAFERTOS® は、WHIS のエキスパート チームが安全性を重視して特化型製作したもので、世界各地の安全重視アプリケーションが採用しています。WHIS とテキサス・インスツルメンツは 10 年以上にわたる協力関係を維持してきました。この間、WHIS は SafeRTOS® を幅広い TI (...)

購入先：WITTENSTEIN High Integrity Systems
サポート対象の製品とハードウェア
ファームウェア

USIT-3P-SECIC-HSM — UNI-Sentry SecIC-HSM ファームウェア

SecIC-HSM は、MCU/SoC チップに必要なサイバーセキュリティ要件を満たすように設計されています。HSM ファームウェアは、自動車、新エネルギー、太陽光発電、ロボット工学、医療、航空などの分野に適用できます。提供されているサイバーセキュリティ機能には、セキュア ブート、セキュア通信 (SecOC)、セキュア診断、セキュア ストレージ、セキュア更新、セキュア デバッグ、鍵管理などがあります。SecIC-HSM の利点：チップ シリーズ全体で包括的なソフトウェア互換性、業界をリードする性能、30 近い OEM (自動車メーカー) が提供する量産車両に導入済み、300 (...)

購入先：Shanghai Uni-Sentry Intelligent Technology Co., LTD
サポート対象の製品とハードウェア
ファームウェア

USIT-3P-SECIC-PQC — UNI-Sentry SecIC-PQC アルゴリズム ファームウェア

Uni-Sentry のセキュリティ ソリューションは、従来の暗号アルゴリズムに量子コンピュータがもたらす復号化の脅威に対抗できる PQC アルゴリズムを採用しています。PQC ファームウェアは、ハードウェア セキュリティ モジュール（HSM）との組み合わせで最適化され、ハードウェア アクセラレーションとセキュリティ拡張機能を活用して、暗号化アルゴリズムの実行効率とセキュリティを向上させます。 


Uni-Sentry は、世界的な量子コンピューティングの進歩を継続的に監視し、アルゴリズム ポートフォリオを更新しています。現在の PQC 製品の機能は次のとおりです。

  • SP 800-208: (...)
購入先：Shanghai Uni-Sentry Intelligent Technology Co., LTD
サポート対象の製品とハードウェア
シミュレーション・モデル

AM69 TDA4VH TDA4AH TDA4VP TDA4AP Thermal Model (Rev. A)

SPRM843A.ZIP (0 KB) - しています
サポート対象の製品とハードウェア
シミュレーション・モデル

AM69A,TDA4VH-Q1,TDA4AH-Q1,TDA4VP-Q1,TDA4AP-Q1 BSDL MODEL

SPRM840.ZIP (18 KB) - BSDL モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

IBIS Model for AM69 TDA4VH TDA4AH TDA4VP TDA4AP

SPRM836.ZIP (1497 KB) - IBIS モデル
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCBGA (ALY) 1414 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ シリーズ

ビデオをすべて表示

ビデオ