クロック波形は通常、スルーレートが非常に高くなる傾向があります。この急激な電圧変化は、出力周波数およびその高調波において大きな EMI スパイクを引き起こしやすい傾向があります。たとえば 25MHz の場合、25MHz、50MHz (2高調波)、75MHz (3次高調波)などにおける EMI スプリアスが存在する可能性が高いと考えられます。これらの出力を生成する際には高調波の発生は避けられないため、適切な出力タイプを選ぶことが妨害波の強度を抑えるのに役立ちます。

LVDS や HCSL などの差動出力タイプを使用することが、最も望ましい選択肢です。差動信号では、P と N の 2 本のトレースを使用し、それぞれの信号は互いに 180 度ずれた位相で動作します。P が HIGH のとき、N は LOW になり、その逆も同様です (図 2-1)。さらに、差動信号は、クロック ジェネレータから最終デバイスまでの PCB 全体にわたって近接して配置されます。このようなパターンと短い距離により、個々の配線による EMI の影響を効率的に最小限に抑えることができます。

同じ方法は、CMOS のようなシングルエンド出力タイプにも適用することができます。シングルエンド出力タイプには、差動信号のような P と N の関係はありません。通常は、P または N のどちらか一方の配線しか使用されません。ただし、LMK3C0105のような多くのクロック デバイスは、1 つの出力チャネル ブロックから、互いに 180 度ずれた 2 つのシングルエンド信号を生成できます。この機能を活用して、可能な限り差動信号に近い形で模倣するように努めることができます。トレースを差動ペアとして配線することで、最高の EMI 性能を実現できます。LVCMOS ペアの片方だけを使用する場合でも、両方の配線を行い、使用していないトレースは可能な限りレシーバに近い位置で終端処理を行います。LVCMOS ペアを別々のレシーバに使用する場合は、周波数プランと PCB レイアウトを工夫して、可能な限り差動伝送に近い配線ができるようにします。

CMOS を使用する場合は、パターン長も考慮することが重要です。この出力タイプでは、トレースが長くなるほど消費電力が増え、それに伴って EMI 出力スプリアスも大きくなります。そのため、可能な限り低消費電力の出力タイプを使用するのが最善です。これは、差動出力でもシングルエンド出力でも同様で、たとえば CMOS の代わりに LVCMOS、HCSL の代わりに LP-HCSL を使うなどの選択が挙げられます。