LMK3H0102
- BAW 共振器を内蔵、外部リファレンスは不要
- フレキシブルな周波数生成：
- 2 チャネル分圧器：2.5MHz～400MHzの範囲で最大 3 つの異なる出力周波数
- 最大 200MHz までの LVCMOS 出力をサポート：1.8V、2.5V、または 3.3V
- OUT0 ピンおよび OUT1 ピン上で AC-LVDS、DC-LVDS、LP-HCSL、LVCMOS の組み合わせ
- 追加の LVCMOS 出力により最大 5 つの LVCMOS クロックを生成可能
- 総出力周波数安定性：±25ppm
- 2 つの機能モード：I2C または事前にプログラムされた OTP
- 完全に構成可能な I2C アドレス
- PCIe Gen 1～Gen 7 準拠：共通クロック (SSC、SRNS、SRIS あり / なし)
- 非常に小さい PCIe ジッタ (SSC あり)：
- PCIe Gen 3 の共通クロックのジッタ：135.3fs 以下 (PCIe の上限は 1ps)
- PCIe Gen 4 の共通クロックのジッタ：135.3fs 以下 (PCIe の上限は 500fs)
- PCIe Gen 5 の共通クロックのジッタ：57.5fs 以下 (PCIe の上限は 150fs)
- PCIe Gen 6 の共通クロックのジッタ：34.5fs 以下 (PCIe の上限は 100fs)
- PCIe Gen 7 の共通クロックのジッタ：29.6fs 以下 (PCIe の上限は 67fs)
- プログラム可能な SSC 変調深度
- 事前プログラム済み：–0.1%、–0.25%、–0.3% 、および–0.5% のダウン スプレッド (200MHz FOD 周波数)
- 抵抗によるプログラミングが可能：-0.1%～-3% のダウン スプレッド、または ±0.05%～±1.5% のセンター スプレッド
- 電源電圧：1.8V～3.3V
- LP-HCSL 出力において、500kHz のスイッチング ノイズで -93.1dBc の PSNR を提供する内蔵 LDO
- スタートアップ時間：<1.5ms
- 出力間スキュー：<50ps
- フェイルセーフ デジタル入力ピン
LMK3H0102 は、スペクトラム拡散クロック (SSC) をサポートする、2 出力 PCIe Gen 1～Gen 7 準拠のリファレンスレス クロック ジェネレータです。このデバイスは、 テキサス・インスツルメンツ独自のバルク弾性波 (BAW) 技術に基づいており、水晶振動子や外部クロック リファレンスを用いることなく、±25ppm のクロック出力を供給します。このデバイスは、2 つの SSC クロック、2 つの非 SSC クロック、または 1 つの SSC クロックと 1 つの非 SSC クロックを同時に供給できます。このデバイスは、SSC ありまたは SSC なしの共通クロック、SRNS (Separate Reference No Spread)、SRIS (Separate Reference Independent Spread) など、Gen 1 から Gen 7 までの PCIe に完全準拠しています。
このデバイスは、ピンや I2C インターフェイスを介して簡単に構成できます。デバイスへの電力供給には、外付けの DC/DC 回路を使用できます。電源のフィルタ処理と DC/DC 回路からの電源供給に関する詳細なガイドラインについては、「電源に関する推奨事項」を参照してください。
それぞれの LMK3H0102Axxx 構成の OTP のデフォルト設定については、『LMK3H0102 構成ガイド』を参照してください。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK3H0102 リファレンスレス 2 差動または 5 シングルエンド出力 PCIe Gen 1～7 準拠 プログラマブル BAW クロック ジェネレータ データシート (Rev. E 翻訳版) | PDF | HTML | 英語版 (Rev.E) | PDF | HTML | 2025/11/12 |
| アプリケーション・ノート | クロック デバイスによる EMI の低減戦略 | PDF | HTML | 英語版 | PDF | HTML | 2025/05/08 | |
| ユーザー・ガイド | LMK3H0102 Configuration Guide | PDF | HTML | 2024/11/01 | |||
| アプリケーション・ノート | Clocking for PCIe Applications | PDF | HTML | 2023/11/28 | |||
| ホワイト・ペーパー | The Importance of Clocks in Data Centers | PDF | HTML | 2023/11/21 | |||
| アプリケーション・ノート | LMK3H0102 PCI Express Compliance Report | PDF | HTML | 2023/11/14 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK3H0102EVM — LMK3H0102 評価基板
TICSPRO2-GUI — クロック処理デバイス向け、プログラミング シーケンス生成と評価基板 (EVM) プログラミング (設定) のツール
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TQFN (RER) | 16 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。