JAJAAA5 November   2025 AFE7920

 

  1.   1
  2.   概要
  3. 1はじめに
  4. 2問題の現象と観察
  5. 3フェーズ ロック ループ (PLL) の概要
  6. 4設計
  7. 5まとめ
  8. 6参考資料

3 フェーズ ロック ループ (PLL) の概要

白い四角形の黒い背景および黒いテキストの AI で生成されたコンテンツには誤りが含まれる可能性があります。図 3-1 AFE PLL の一般的なブロック図

フェーズ ロック ループ (PLL) は、位相周波数検出器 (PFD) 、チャージ ポンプ (CP) 、ローパス フィルタ (LPF) 、電圧制御発振器 (VCO) 、N デバイダで構成されます。この問題の核心は、LPF 出力から発生し、VCO 入力に接続されている Vctrl の範囲にあります。

キャリブレーション中に温度範囲全体でのロックを検証するには、Vctrl 電圧を基準目標電圧 (V]ref) に設定する必要があります。この Vref は、温度に対して直線的にスケーリングされ、ATE でトリミングされる電圧です。Vref は基準電圧であり、Vctrl は PLL の VCO の調整電圧です。ブリング アップ時の最初の PLL キャリブレーション ステップでは、VCO 内のキャップ バンクが調整され、Vctrl = Vref のとき、VCO が目的の周波数を出力するようになります。Vref で 200mV ずつオフセットすると、Vctrl も 200mV ずつオフセットされます。Vref のオフセットは、温度範囲全体にわたって PLL がロックされ、AFE のパフォーマンスに影響を及ぼさないようにするための機能的な修正にすぎません。