JAJSD52C March   2017  – June 2025 OPT3001-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件 #GUID-D86987F5-A9B7-4506-9858-90867D8ED8B3/SBOS6814062
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 人間の目に類似
      2. 6.3.2 自動フルスケール レンジ設定
      3. 6.3.3 割り込み動作、INT ピン、割り込み通知メカニズム
      4. 6.3.4 I2C バスの概要
        1. 6.3.4.1 シリアル バス アドレス
        2. 6.3.4.2 シリアル インターフェイス
    4. 6.4 デバイスの機能モード
      1. 6.4.1 自動フルスケール設定モード
      2. 6.4.2 割り込み通知メカニズムのモード
        1. 6.4.2.1 ラッチ付きウィンドウ スタイル比較モード
        2. 6.4.2.2 透過ヒステリシス スタイル比較モード
        3. 6.4.2.3 変換終了モード
        4. 6.4.2.4 変換終了および透過ヒステリシス スタイル比較モード
    5. 6.5 プログラミング
      1. 6.5.1 読み取りと書き込み
        1. 6.5.1.1 高速 I2C モード
        2. 6.5.1.2 ゼネラル コール リセット コマンド
        3. 6.5.1.3 SMBus のアラート応答
  8. 7 レジスタ マップ
    1. 7.1 内部レジスタ
      1. 7.1.1 レジスタの説明
        1. 7.1.1.1 結果レジスタ (オフセット= 00h)
        2. 7.1.1.2 構成レジスタ (オフセット = 01h) [リセット = C810h]
        3. 7.1.1.3 下限レジスタ (オフセット = 02h) [リセット = C0000h]
        4. 7.1.1.4 上限レジスタ (オフセット = 03h) [リセット = BFFFh]
        5. 7.1.1.5 メーカー ID レジスタ (オフセット = 7Eh) [リセット= 5449h]
        6. 7.1.1.6 デバイス ID レジスタ (オフセット = 7Fh) [リセット = 3001h]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 電気的インターフェイス
      2. 8.1.2 光インターフェイス
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 光学機器的設計
        2. 8.2.2.2 暗ウィンドウの選択と補償
      3. 8.2.3 アプリケーション曲線
    3. 8.3 設計のベスト プラクティス
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 ハンダ付けと取り扱いについての推奨事項
    2. 11.2 DNP (S-PDSO-N6) 機械図面
    3. 11.3 72

6.5.1 読み取りと書き込み

OPT3001-Q1 デバイスの特定のレジスタにアクセスするには、I2C 通信シーケンスの中で該当するレジスタ アドレスを書き込むことで行います。レジスタ、および対応のレジスタアドレスの一覧については、「表 7-1」を参照してください。レジスタ アドレスの値 (図 6-1 を参照) は、R/W ビットが Low になっているターゲット アドレス バイトの後に送信される最初のバイトです。

OPT3001-Q1 I2C レジスタ アドレスの設定
A. ターゲット アドレス バイトの値は、ADDR ピンの設定によって決まります。表 6-1 を参照してください。
図 6-1 I2C レジスタ アドレスの設定

レジスタへの書き込みは、コントローラによって送信される最初のバイトから開始されます。このバイトはターゲット アドレスで、R/W ビットは Low です。その後で、OPT3001-Q1 デバイスは有効なアドレスの受信をアクノリッジします。コントローラから送信される次のバイトは、データが書き込まれるレジスタのアドレスです。次の 2 バイトは、レジスタのアドレスによってレジスタ アドレスに書き込まれます。OPT3001-Q1 デバイスは、データ バイトを受信するたびにアクノリッジします。コントローラは、開始条件または停止条件を生成することによりデータ転送を終了できます。

OPT3001-Q1 デバイスから読み出す場合、書き込み動作によってレジスタ ポインタに保存された最後の値が、読み出し動作中に読み出されるレジスタを決定します。読み出し動作のレジスタ アドレスを変更するには、新しい部分的な I2C 書き込みトランザクションを開始する必要があります。この部分書き込みは、R/W ビットが Low のターゲット アドレス バイトを送信し、その後にレジスタ アドレス バイトを送信し、ストップ コマンドを出すことで実行されます。その後、コントローラはスタート条件を生成し、R/W ビットを High に設定したターゲット アドレス バイトを送信して、読み取りコマンドを開始します。次のバイトはターゲットから送信され、レジスタのアドレスで指定されるレジスタの最上位バイトです。このバイトに続いて、コントローラからアクノリッジがあります。次に、ターゲットは最下位バイトを送信します。コントローラは、データ バイトの受信をアクノリッジします。コントローラは、任意のデータ バイトを受信した後にノン アクノリッジを生成するか、スタート条件またはストップ条件を生成することにより、データ転送を終了できます。同じレジスタから繰り返し読み取りを行いたい場合、毎回レジスタ アドレス バイトを送信する必要はありません。OPT3001-Q1 デバイスは、次の書き込み操作で番号が変更されるまで、レジスタ アドレスを保持します。

書き込みおよび読み取り動作のタイミング図を、それぞれ図 6-2と 図 6-3に示します。レジスタのバイトは、最上位バイトが最初に、その後で最下位バイトが送信されることに注意してください。

OPT3001-Q1 I2C 書き込み例
A. ターゲット アドレス バイトの値は、ADDR ピンの設定によって決まります。表 6-1 を参照してください。
図 6-2 I2C 書き込み例
OPT3001-Q1 I2C 読み取り例
A. ターゲット アドレス バイトの値は、ADDR ピンの設定によって決まります。表 6-1 を参照してください。
B. コントローラからの ACK も送信できます。
図 6-3 I2C 読み取り例