JAJSD52C March   2017  – June 2025 OPT3001-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件 #GUID-D86987F5-A9B7-4506-9858-90867D8ED8B3/SBOS6814062
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 人間の目に類似
      2. 6.3.2 自動フルスケール レンジ設定
      3. 6.3.3 割り込み動作、INT ピン、割り込み通知メカニズム
      4. 6.3.4 I2C バスの概要
        1. 6.3.4.1 シリアル バス アドレス
        2. 6.3.4.2 シリアル インターフェイス
    4. 6.4 デバイスの機能モード
      1. 6.4.1 自動フルスケール設定モード
      2. 6.4.2 割り込み通知メカニズムのモード
        1. 6.4.2.1 ラッチ付きウィンドウ スタイル比較モード
        2. 6.4.2.2 透過ヒステリシス スタイル比較モード
        3. 6.4.2.3 変換終了モード
        4. 6.4.2.4 変換終了および透過ヒステリシス スタイル比較モード
    5. 6.5 プログラミング
      1. 6.5.1 読み取りと書き込み
        1. 6.5.1.1 高速 I2C モード
        2. 6.5.1.2 ゼネラル コール リセット コマンド
        3. 6.5.1.3 SMBus のアラート応答
  8. 7 レジスタ マップ
    1. 7.1 内部レジスタ
      1. 7.1.1 レジスタの説明
        1. 7.1.1.1 結果レジスタ (オフセット= 00h)
        2. 7.1.1.2 構成レジスタ (オフセット = 01h) [リセット = C810h]
        3. 7.1.1.3 下限レジスタ (オフセット = 02h) [リセット = C0000h]
        4. 7.1.1.4 上限レジスタ (オフセット = 03h) [リセット = BFFFh]
        5. 7.1.1.5 メーカー ID レジスタ (オフセット = 7Eh) [リセット= 5449h]
        6. 7.1.1.6 デバイス ID レジスタ (オフセット = 7Fh) [リセット = 3001h]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 電気的インターフェイス
      2. 8.1.2 光インターフェイス
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 光学機器的設計
        2. 8.2.2.2 暗ウィンドウの選択と補償
      3. 8.2.3 アプリケーション曲線
    3. 8.3 設計のベスト プラクティス
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 ハンダ付けと取り扱いについての推奨事項
    2. 11.2 DNP (S-PDSO-N6) 機械図面
    3. 11.3 72

8.1.1 電気的インターフェイス

電気的インターフェイスは、図 8-1に示すように非常に簡単です。OPT3001-Q1 の I2C SDA ピンと SCL ピンを、アプリケーション プロセッサ、マイコン、他のデジタル プロセッサの同じピンに接続します。OPT3001-Q1 デバイスからの関心のあるイベントに基づく割り込みをデジタル プロセッサが必要とする場合は、INT ピンをプロセッサの割り込みピンまたは汎用 I/O ピンに接続します。この割り込みには複数の用途があり、たとえばシステムを低電力モードから復帰させるための信号として使用したり、関心のある周囲光イベントを待つ間に他の処理を行ったり、あるいはサンプルの読み出し準備が完了したことをプロセッサに通知したりすることができます。SDA および SCL ピンには、デジタル通信に適した電源とそれぞれのピンの間にプルアップ抵抗を接続します (これらのピンはオープンドレイン出力構造のためです)。INT ピンを使用する場合は、プルアップ抵抗を INT ピンに接続します。プルアップ抵抗の標準値は 10kΩです。システムの速度、消費電力、ノイズ耐性などの要件のバランスを取るために、バスの容量と組み合わせて抵抗値を最適化できます。

電源とグランドに関する考慮事項については、セクション 8.4 セクションを参照してください。

SDA および SCL ピン回路にはスパイク抑制機能が組み込まれていますが、通信ラインへのノイズ結合を最小限に抑えるために、適切なレイアウト設計を行います。ノイズが発生する原因の一つとして、2 本の通信ライン間で信号の立ち上がりや立ち下がりが容量結合によって影響し合うことが挙げられます。もう一つのノイズ発生要因として、システム内に存在する他のスイッチング ノイズ源からの影響が挙げられます。特に通信ラインが長い場合には注意が必要です。ノイズの多い環境では、通信ラインをシールドすることで、デジタル I/O ラインに不要なノイズが結合し、誤って解釈される可能性を低減できます。