JAJSFP9C July   2018  – August 2025 DAC61416 , DAC71416 , DAC81416

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 デジタル / アナログ コンバータ (DAC) アーキテクチャ
        1. 6.3.1.1 DAC の伝達関数
        2. 6.3.1.2 DAC レジスタ構造
          1. 6.3.1.2.1 DAC レジスタの同期および非同期更新
          2. 6.3.1.2.2 ブロードキャスト DAC レジスタ
          3. 6.3.1.2.3 DAC 動作のクリア
      2. 6.3.2 内部リファレンス
      3. 6.3.3 デバイス リセット オプション
        1. 6.3.3.1 パワーオン リセット (POR)
        2. 6.3.3.2 ハードウェア リセット
        3. 6.3.3.3 ソフトウェア リセット
      4. 6.3.4 過熱保護
        1. 6.3.4.1 アナログ温度センサ：TEMPOUT ピン
        2. 6.3.4.2 サーマル シャットダウン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 トグル モード
      2. 6.4.2 差動モード
      3. 6.4.3 パワーダウン モード
    5. 6.5 プログラミング
      1. 6.5.1 スタンドアロン動作
        1. 6.5.1.1 ストリーミング モード動作
      2. 6.5.2 デイジー チェーン動作
      3. 6.5.3 フレームエラー チェック
  8. 7 レジスタ マップ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 開発サポート
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

6.5.3 フレームエラー チェック

DACx1416 をノイズの多い環境で使用する場合、エラー チェックを利用して、デバイスとホスト プロセッサ間の SPI データ通信の完全性を確認します。この機能を有効にするには、CRC-EN ビットをセットします。

エラー チェック方式は、CRC-8-ATM (HEC) 多項式 x8 + x2 + x + 1 (つまり 100000111) に基づいています。エラー チェックがイネーブルの場合、シリアル インターフェイスのアクセス サイクル幅は 32 ビットです。常の 24 ビット SPI データには、ホスト プロセッサによって 8 ビットの CRC 多項式が付加され、デバイスに送信されます。すべてのシリアル インターフェイスの読み戻し動作において、CRC 多項式は 32 ビット サイクルの一部として SDO ピンから出力されます。

表 6-4 エラー チェック付きシリアル インターフェイス アクセス サイクル
ビットフィールド説明
31RWアドレス指定されたレジスタに対する読み取りまたは書き込みコマンドとして通信を識別します。R/W = 0 は書き込み動作を設定します。R/W = 1 は読み取り動作を設定します。
30CRC-ERROR予約済みビット。ゼロに設定します。
29-24A[5:0]レジスタ アドレス。読み取りまたは書き込み操作中にアクセスするレジスタを指定します。
23-8DI[15:0]データ サイクル ビット。書き込みコマンドの場合、データ サイクルのビットはアドレス A[5:0] のレジスタに書き込まれる値となります。読み取りコマンドの場合、データ サイクルのビットは「無効」値となります。
7-0CRC8 ビット CRC 多項式。

DACx1416 は、CS の立ち上がりエッジで 32 ビットのアクセス サイクルをデコードし、CRC の余りを計算します。エラーがない場合、CRC の余りはゼロとなり、データはデバイスに受け入れられます。

CRC チェックに失敗した書き込み操作の場合、そのデータはデバイスによって無視されます。書き込みコマンドの後、2 回目のアクセスサイクルを実行し、SDO ピン上のエラー チェック結果 (CRC-ERROR ビット) を確認します。

CRC エラーが発生すると、STATUS レジスタの CRC-ALM ビットが 1 にセットされます。CRC エラーを監視するには、CRCALM-EN ビットを設定してALMOUTピンを構成します。

表 6-5 書き込み動作エラー チェック サイクル
ビットフィールド説明
31RW前回のアクセスサイクルから RW をエコーします (RW = 0)。
30CRC-ERRORCRC エラーが検出された場合は 1 を返し、それ以外の場合は 0 を返します。
29-24A[5:0]前回のアクセス サイクルのアドレスをエコーします。
23-8DO[15:0]前回のアクセス サイクルのエコー データ。
7-0CRCビット 31:8 の計算された CRC 値。

読み出し操作の後には、要求されたデータを SDO ピンで取得するために 2 回目のアクセス サイクルを行う必要があります。読み取りコマンドによるエラー チェック結果 (CRC-ERROR ビット) は SDO ピンに出力されます。

書き込み動作が CRC チェックに失敗した場合と同様に、ステータス レジスタの CRC-ALM ビットが 1 に設定され、ALMOUT ピンが CRC アラート用に構成されている場合は Low に設定されます。

表 6-6 読み取り動作エラー チェック サイクル
ビットフィールド説明
31RW前回のアクセスサイクルから RW をエコーします (RW = 1)。
30CRC-ERRORCRC エラーが検出された場合は 1 を返し、それ以外の場合は 0 を返します。
29-24A[5:0]前回のアクセス サイクルのアドレスをエコーします。
23-8DO[15:0]前のアクセス サイクルで要求されたデータの読み戻し。
7-0CRCビット 31:8 の計算された CRC 値。