JAJSJ79D August 2023 – June 2025 OPT4003-Q1
PRODUCTION DATA
デバイスには割り込み報告システムがあり、これによって I2C バスに接続されたプロセッサはアクションを必要とするユーザー定義のイベントが発生するまで、スリープ状態になるか、デバイスの結果を無視することができます。あるいは、この同じ機構は光が対象レベルを超えているか下回っているかを示す単一のデジタル信号を利用できる、あらゆるシステムで使用できます。
INTピンはオープン ドレイン出力なので、プルアップ抵抗を使用する必要があります。このオープン ドレイン出力により、オープン ドレイン INT ピンを備えた複数のデバイスを同じラインに接続できるため、デバイス間に論理 NOR または AND 機能を作成できます。INT ピンの極性は、 INT_POL レジスタで制御できます。
割り込み報告機構には、ラッチ付きウィンドウ比較モードと透過的ヒステリシス比較モードの 2 つの主要なタイプがあります。LATCH 構成レジスタは、これら 2 つのモードのうちどれを使用するかを制御します。表 6-1と図 6-3に、これら 2 つのモードの機能をまとめています。さらに INT ピンは、これらのモードのいずれかで故障を示すために (INT_CFG = 0)、または変換の完了を示すために (INT_CFG > 0) を使用できます。表 6-2 は、この機能の詳細を説明しています。
図 6-3 割り込みピンのステータス (INT_CFG = 0 設定) とレジスタ フラグの動作| ラッチ 設定 | INT ピンの状態 (INT_CFG = 0 の場合) | FLAG_H値 | FLAG_L値 | ラッチ動作 |
|---|---|---|---|---|
| 0:透過ヒステリシス モード | INT ピンは、測定値がスレッショルドを上回っているか (INT アクティブ)、下回っているか (INT 非アクティブ) を示します。測定が High スレッショルド値と Low スレッショルド値の間の場合、直前の INT 値が維持されます。このモードは、測定値がスレッショルドに近いときに INT ピンで何度も切り替わるのが防止します。 | 0:測定値が下限値を下回っている場合 1: 測定値が上限値と下限値の間にある場合、測定値が上限値を上回ると、以前の値が維持されます。 | 0:測定値が上限値を超えている場合 1: 測定値が上限値と下限値の間にある場合、測定値が下限値を下回ると、以前の値が維持されます。 | ラッチなし:値は変換ごとに更新されます |
| 1:ラッチ付きウィンドウ モード | 測定値がウィンドウ外 (High スレッショルドより高い、または Low スレッショルドより低い) 場合、INT ピンはアクティブになります。0xC レジスタが読み出されるまで INT ピンはリセットされず、非アクティブ状態に戻ります。 | 1:測定値が上限値を超えている場合 | 1:測定値が下限値を下回っている場合 | ラッチ:INT ピン、FLAG_H、FLAG_L の値は、0x0C レジスタが読み出されるまでリセットされません。 |
THRESHOLD_H、THRESHOLD_L、LATCH、およびFAULT_COUNT レジスタは割り込み動作を制御します。表 6-1 に示すように、LATCH フィールド設定では、ラッチ ウィンドウ モードと透過ヒステリシス モードを選択できます。割り込み通知は、INT ピン、FLAG_H、および FLAG_L レジスタで確認できます。
電流センサの測定値を THRESHOLD_H および THRESHOLD_L レジスタと比較した結果は、故障イベントと呼ばれます。これらのレジスタを設定する計算については、セクション スレッショルド検出計算 を参照してください。 FAULT_COUNT レジスタは、割り込みイベントをトリガしてから、割り込み通知機能の状態を変更するために必要な、連続する故障イベントの数を指定します。たとえば、 FAULT_COUNT値の 2 が 4 つの故障カウントに対応している場合、表 6-1に示す INT ピン、FLAG_H、およびFLAG_Lの状態は、故障条件を満たす 4 つの連続測定が行われない限り、実現しません。
表 6-1に記載されている INT ピン機能は、IINT_CFG = 0 の場合にのみ有効です。表 6-2 で説明されているように、INT ピンの機能は、変換の終了または FIFO のフル状態を示すように変更できます。INT_CFG > 0 の間であっても、FLAG_H および FLAG_L レジスタは、表 6-1 にリストされているように動作を続けます。INT ピンの極性は、 INT_POL レジスタによって制御されます。
| INT_CFG 設定 | INT ピンの機能 |
|---|---|
| 0 | 表 6-1 に従う |
| 1 | 各変換後に INT ピンが 1µs パルス持続時間でアサートされます |
| 2 | INT ピンを 2 回の変換ごとに 1µs パルス期間でアサートし、両方のチャネル測定が完了したことを示します |
| 3 | INT ピンは、FIFO がフル状態であることを示すため、4 回の変換ごとに 1µs パルス持続時間でアサートされます |