JAJSOB7C March 2022 – May 2025 AFE7903
PRODUCTION DATA
TA = +25℃での代表値、公称電源。特に記述のない限り、TX 入力データ レート = 491.52MSPS、fDAC = 11796.48MSPS、インターリーブ モード、AOUT = –1dBFS、1 次ナイキスト ゾーン出力、内部 PLL、fREF = 491.52MSPS、24x 補間、DSA = 0dB、Sin(x)/x イネーブル、DSA 較正済み。
| PCB とケーブルの損失を含む。Aout = -0.5dBFS、DSA = 0、4.9 GHz 整合あり |
| PCB とケーブルの損失を含む。Aout = -0.5dBFS、DSA = 0、4.9 GHz 整合あり |
| fDAC = 11796.48 MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + (DSA 設定) |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + (DSA 設定) |
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 微分位相誤差 = PhaseOUT(DSA 設定 - 1) - PhaseOUT(DSA 設定) |
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0) | ||

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 微分位相誤差 = PhaseOUT(DSA 設定 - 1) - PhaseOUT(DSA 設定) |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0) |
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合、POUT = -13dBFS | ||

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合、Aout = -13dBFS。 | ||
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合、fCENTER = 4.9GHz、各トーン -13dBFS |
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合、fCENTER = 4.9GHz、fSPACING = 20MHz |

| TM1.1、POUT_RMS = -13dBFS |
| 4.9GHz で整合、シングル キャリア 20MHz BW TM1.1 LTE |
| 4.9GHz で整合、シングル キャリア 100MHz BW TM1.1 NR |
| 4.9GHz で整合、シングル キャリア 20MHz BW TM1.1 LTE |
| 4.9GHz で整合、シングル キャリア 100MHz BW TM1.1 NR | ||
| 4.9GHz で整合、fDAC = 11.79648GSPS、インターリーブ モード、高調波周波数での出力電力で正規化 | ||

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz 整合あり、PCB とケーブルの損失を含む |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz 整合あり、PCB とケーブルの損失を含む |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz 整合あり、PCB とケーブルの損失を含む |
| PCB とケーブルの損失を含む。Aout = -0.5dBFS、DSA = 0、4.9 GHz 整合あり |
| fDAC = 11796.48 MSPS、Aout = -0.5 dBFS、4.9 GHz 整合あり | ||
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + (DSA 設定) |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + (DSA 設定) |
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 微分位相誤差 = PhaseOUT(DSA 設定 - 1) - PhaseOUT(DSA 設定) | ||
| 位相 DNL スパイクは、すべての DSA 設定で発生する可能性があります。 |
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0) |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 微分位相誤差 = PhaseOUT(DSA 設定 - 1) - PhaseOUT(DSA 設定) |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合 | ||
| 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0) |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合、Aout = -13dBFS。 | ||
| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合、fCENTER = 4.9GHz、各トーン -13dBFS |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz で整合、fCENTER = 4.9GHz、各トーン -13dBFS、ワースト チャネル |

| TM1.1、POUT_RMS = -13dBFS |
| 4.9GHz で整合、シングル キャリア 20MHz BW TM1.1 LTE |
| 4.9GHz で整合、シングル キャリア 100MHz BW TM1.1 NR |
| 4.9GHz で整合、シングル キャリア 20MHz BW TM1.1 LTE |
| 4.9GHz で整合、シングル キャリア 100MHz BW TM1.1 NR |
| 4.9GHz で整合、fDAC = 11.79648GSPS、インターリーブ モード、高調波周波数での出力電力で正規化 |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz 整合あり、PCB とケーブルの損失を含む。ILn = fS/n ± fOUT。 |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz 整合あり、PCB とケーブルの損失を含む。ILn = fS/n ± fOUT。 |

| fDAC = 11796.48MSPS、インターリーブ モード、4.9GHz 整合あり、PCB とケーブルの損失を含む。ILn = fS/n ± fOUT。 |

| TM1.1、POUT_RMS = -13dBFS |