JAJSQF8C September   2024  – December 2025 DLPC8445 , DLPC8455

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
    1.     6
    2. 4.1  初期化、基板レベル テスト、デバッグ
    3. 4.2  V-by-One インターフェイスの入力データおよび制御
    4. 4.3  FPD-Link ポートの入力データおよび制御 (DLPC8445、DLPC8445V、DLPC8455 ではサポートされていません)
    5. 4.4  DSI 入力データおよびクロック (DLPC8445、DLPC8445V、DLPC8455 ではサポートされていません)
    6. 4.5  DMD SubLVDS インターフェイス
    7. 4.6  DMD リセットおよび低速インターフェイス
    8. 4.7  フラッシュ インターフェイス
    9. 4.8  ペリフェラル インターフェイス
    10. 4.9  GPIO ペリフェラル インターフェイス
    11. 4.10 クロックおよび PLL のサポート
    12. 4.11 電源およびグランド
    13. 4.12 I/O タイプのサブスクリプト定義
    14. 4.13 内部プルアップおよびプルダウンの特性
  6. 5 仕様
    1. 5.1  絶対最大定格
    2.     22
    3. 5.2  ESD 定格
    4. 5.3  推奨動作条件
    5. 5.4  熱に関する情報
    6. 5.5  電源の電気的特性
    7. 5.6  ピンの電気的特性
    8. 5.7  DMD SubLVDS インターフェイスの電気的特性
    9.     29
    10. 5.8  DMD 低速インターフェイスの電気的特性
    11.     31
    12. 5.9  V-by-One インターフェイスの電気的特性
    13. 5.10 USB の電気的特性
    14.     34
    15. 5.11 システム発振器のタイミング要件
    16.     36
    17. 5.12 電源およびリセットのタイミング要件
    18.     38
    19. 5.13 V-by-One インターフェイスの一般的なタイミング要件
    20.     40
    21. 5.14 フラッシュ インターフェイスのタイミング要件
    22.     42
    23. 5.15 ソース フレームのタイミング要件
    24.     44
    25. 5.16 同期シリアル ポート インターフェイスのタイミング要件
    26.     46
    27. 5.17 I2C インターフェイスのタイミング要件
    28. 5.18 プログラマブル出力クロックのタイミング要件
    29. 5.19 JTAG バウンダリ スキャン インターフェイスのタイミング要件 (デバッグのみ)
    30.     50
    31. 5.20 DMD 低速インターフェイスのタイミング要件
    32.     52
    33. 5.21 DMD SubLVDS インターフェイスのタイミング要件
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 入力ソース
      2. 6.3.2 V-by-One インターフェイス
      3. 6.3.3 DMD (SubLVDS) インターフェイス
      4. 6.3.4 シリアル フラッシュ インターフェイス
      5. 6.3.5 GPIO のサポート機能
        1.       63
        2.       64
      6. 6.3.6 デバッグ サポート
  8. 7 電源に関する推奨事項
    1. 7.1 システムのパワーアップおよびパワーダウン シーケンス
    2. 7.2 DMD 高速パーク制御 (PARKZ)
    3. 7.3 パワー マネージメント
    4. 7.4 ホットプラグの使用法
    5. 7.5 未使用の入力ソース インターフェイスの電源
    6. 7.6 電源
      1. 7.6.1 電源 DLPA3085 または DLPA3082
  9. 8 レイアウト
    1. 8.1 レイアウトのガイドライン
      1. 8.1.1 DLPC8445、DLPC8445V、または DLPC8455 リファレンスクロックのレイアウトガイドライン
        1. 8.1.1.1 水晶発振器の推奨構成
      2. 8.1.2 V-by-One インターフェイス レイアウトの考慮事項
      3. 8.1.3 DMD 最大ピン間、PCB インターコネクト エッチング長
      4. 8.1.4 電源のレイアウト ガイドライン
    2. 8.2 熱に関する注意事項
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 デバイスの命名規則
      1. 9.5.1 デバイスのマーキング
    6. 9.6 商標
    7. 9.7 静電気放電に関する注意事項
    8. 9.8 用語集
      1. 9.8.1 ビデオ タイミング パラメータの定義
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

表 6-14 GPIO のサポート機能 — LED 照明システム
GPIO信号名説明
GPIO_00SSP1_SCLK (I)SSP ターゲット
GPIO_01SSP1_DI (I)SSP ターゲット
GPIO_02SSP1_DO (O)SSP ターゲット
GPIO_03SSP1_CSZ0 (I)SSP ターゲット
GPIO_04SSP1_CSZ1 (I)SSP ターゲット
GPIO_05SSP1_CSZ2 (I)SSP ターゲット
GPIO_06SSP1_BCSZ (I)SSP ターゲット
GPIO_07IIC1_SCL (B)I2C ターゲット
GPIO_08IIC1_SDA (B)I2C ターゲット
GPIO_09WPC_COLOR_SENSOR_VSYNC (O)ホワイト ポイント補正同期
GPIO_10UART1_TXD (O)
GPIO_11UART1_RXD (I)
GPIO_12RC_CHARGE (O)
GPIO_13LED_SEL0 (O)
GPIO_14LED_SEL1 (O)
GPIO_15汎用入出力
GPIO_16汎用入出力
GPIO_17汎用入出力
GPIO_18汎用入出力
GPIO_19汎用入出力
GPIO_20汎用入出力
GPIO_213D LR (I)3D アプリケーションの場合：左または右の 3D リファレンス (左 = 1、右 = 0)。3D コマンドが提供されない場合にホストによって提供されます。各フレームの中央で遷移する必要があります (VSYNC のアクティブ エッジから 1ms 以上離れていること)。
GPIO_22汎用入出力
GPIO_23LL_FAULT (O)コマンド処理が利用できないシステム フォルトのステータスに使用されるフォルト信号。
GPIO_24汎用入出力
GPIO_25CMP_MSEL_0/THERM_PWR (O)
GPIO_26CMP_PWM (O)
GPIO_27CMP_OUT (I)
GPIO_28LS_PWR (O)
GPIO_29汎用入出力
GPIO_30汎用入出力
GPIO_31汎用入出力
GPIO_32汎用入出力
GPIO_33汎用入出力
GPIO_34汎用入出力
GPIO_35CAL_PWR (O)
GPIO_36汎用入出力
GPIO_37汎用入出力
GPIO_38汎用入出力
GPIO_39USB 選択 (O)
GPIO_404 方向 XPR (O)
GPIO_414 方向 XPR (O)
GPIO_424 方向 XPR (O)
GPIO_434 方向 XPR (O)
GPIO_444 方向 XPR (O)
GPIO_454 方向 XPR (O)
GPIO_464 方向 XPR (O)
GPIO_474 方向 XPR (O)
GPIO_484 方向 XPR (O)
GPIO_494 方向 XPR (O)
GPIO_504 方向 XPR (O)
GPIO_514 方向 XPR (O)