JAJSQX1 December   2025 ADS112C14 , ADS122C14

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 I2C のタイミング要件
    7. 5.7 I2C スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 ノイズ性能
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  アナログ入力およびマルチプレクサ
      2. 7.3.2  プログラマブル ゲイン アンプ (PGA)
      3. 7.3.3  電圧リファレンス
        1. 7.3.3.1 内部リファレンス
        2. 7.3.3.2 外部リファレンス
        3. 7.3.3.3 リファレンス バッファ
      4. 7.3.4  クロック ソース
      5. 7.3.5  デルタ シグマ変調器
      6. 7.3.6  デジタル フィルタ
        1. 7.3.6.1 Sinc4 および Sinc4 + Sinc1 フィルタ
        2. 7.3.6.2 FIR フィルタ
        3. 7.3.6.3 デジタル フィルタのレイテンシ
        4. 7.3.6.4 グローバル チョップ モード
      7. 7.3.7  励起電流源 (IDAC)
      8. 7.3.8  バーンアウト電流源の電流 (BOCS)
      9. 7.3.9  汎用インターフェイス (GPIO)
        1. 7.3.9.1 FAULT 出力
        2. 7.3.9.2 DRDY 出力
      10. 7.3.10 システム モニタ
        1. 7.3.10.1 内部短絡 (オフセット較正)
        2. 7.3.10.2 内部温度センサ
        3. 7.3.10.3 外部リファレンス電圧読み戻し
        4. 7.3.10.4 電源の読み戻し
      11. 7.3.11 モニタおよびステータス フラグ
        1. 7.3.11.1 リセット (RESETn フラグ)
        2. 7.3.11.2 AVDD 低電圧モニタ (AVDD_UVn フラグ)
        3. 7.3.11.3 リファレンス低電圧モニタ (REV_UVn フラグ)
        4. 7.3.11.4 レジスタ マップ CRC 故障 (REG_MAP_CRC_FAULTn フラグ)
        5. 7.3.11.5 内部メモリ故障 (MEM_FAULTn フラグ)
        6. 7.3.11.6 レジスタ書き込み故障 (REG_WRITE_FAULTn フラグ)
        7. 7.3.11.7 DRDY インジケータ (DRDY ビット)
        8. 7.3.11.8 変換カウンタ (CONV_COUNT[3:0])
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーアップとリセット
        1. 7.4.1.1 パワーオン リセット (POR)
        2. 7.4.1.2 レジスタ書き込みによるリセット
        3. 7.4.1.3 I2C ゼネラル コール リセット
      2. 7.4.2 動作モード
        1. 7.4.2.1 アイドル モードとスタンバイ モード
        2. 7.4.2.2 パワーダウン モード
        3. 7.4.2.3 電力スケーラブル変換モード
          1. 7.4.2.3.1 連続変換モード
          2. 7.4.2.3.2 シングルショット変換モード
    5. 7.5 プログラミング
      1. 7.5.1  I2C インターフェイス
      2. 7.5.2  I2C アドレス
      3. 7.5.3  シリアル クロック (SCL) およびシリアル データ (SDA)
      4. 7.5.4  I2C バスの速度
      5. 7.5.5  I2C データ転送プロトコル
      6. 7.5.6  I2C ゼネラル コール (ソフトウェア リセット)
      7. 7.5.7  I3C 互換性
      8. 7.5.8  コマンド
        1. 7.5.8.1 RDATA (0000 0000b)
        2. 7.5.8.2 RREG (0100 rrrrb)
        3. 7.5.8.3 WREG (1000 rrrrb)
      9. 7.5.9  ステータス ヘッダ
      10. 7.5.10 I2C CRC 故障
      11. 7.5.11 レジスタ マップ CRC
      12. 7.5.12 データ準備完了 (DRDY) ピン
      13. 7.5.13 新しい変換データの監視
        1. 7.5.13.1 DRDY ピンの監視
        2. 7.5.13.2 DRDY ビットと変換カウンタの読み取り
        3. 7.5.13.3 クロックのカウント
      14. 7.5.14 変換データの形式
  9. 8 レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 シリアル インターフェイスの接続
      2. 9.1.2 複数のデバイスを同じ I2C バス上に搭載
      3. 9.1.3 未使用入出力
      4. 9.1.4 デバイスの初期化
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 ソフトウェアで構成可能な RTD 測定入力
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション特性の波形
        4. 9.2.1.4 設計バリアント – 3 つの IDAC を使用した自動リード ワイヤ補償付き 3 線式 RTD 測定
      2. 9.2.2 2 線式 RTD を使用した冷接点補償による熱電対測定
      3. 9.2.3 温度補償付き抵抗ブリッジ センサ測定
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 電源
      2. 9.3.2 電源シーケンス
      3. 9.3.3 電源のデカップリング
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

7.5.10 I2C CRC 故障

ADS1x2C14 は、変換データまたはレジスタ データをコントローラに送信して送信エラーを検出する際、8 ビットの巡回冗長検査 (CRC) コードを出力できます。I2C CRC をイネーブルするには、I2C_CRC_EN ビットを使用します。図 7-19、図 7-20および図 7-22に示すように、デバイスは、それぞれ変換データまたはレジスタ データの後に CRC バイトを追加します。

CRC コードの計算に使用されるバイト数は、フレームで送信されるデータ バイトの数によって異なります。CRC 計算に含まれるデータを、表 7-11に示します。

表 7-11 CRC でカバーされるデータ
アクション Nデバイスの分解能 ステータス ヘッダが有効です CRC でカバーされるデータ
変換データの読み取り 16 ビット なし 16 ビットの変換データ + 8 ビットのゼロ パディング
あり 16 ビットの STATUS ヘッダ + 16 ビットの変換データ + 8 ビットのゼロパディング
24 ビット なし 24 ビットの変換データ
あり 16 ビット ステータス ヘッダ + 24 ビットの変換データ
レジスタ データ読み取り 16 ビットまたは 24 ビット 該当なし 8 ビットのレジスタデータ

CRC コードの計算は、可変長の引数と CRC 多項式とのビット単位の排他的論理和 (XOR) 演算によって得られる 8 ビットの剰余です。CRC は、CRC-8-ATM (HEC) 多項式に基づいています：X8 + X2 + X1 + 1 に基づいています。この多項式には、9 つの係数として100000111.CRC 計算は、SDI および SDO/DRDY が High または Low に固着した場合にエラーを検出するため、すべて 1 に初期化されます。

CRC 計算を視覚的に示したものを、図 7-24に示します。CRC の値は、次の手順で計算します:

  • CRC 多項式 (07h) に対応する位置に XOR ブロックを備えた 8 ビット シフト レジスタを、シード値 FFh でプリロードします。
  • すべてのデータ ビットを最上位ビット (MSB) から順にシフトし、各ビットの後にシフト レジスタ値を再計算します。
  • すべてのデータ ビットをシフトインした後のシフト レジスタの値が、計算された CRC 値です。

ここでダウンロードできる C のサンプル コードには、潜在的な CRC 実装が含まれています。

ADS112C14 ADS122C14 CRC 計算の視覚的な表現図 7-24 CRC 計算の視覚的な表現

デバイスに書き込まれるレジスタ データは CRC 保護されていません。デバイスへの書き込み時に送信エラーを検出するには、レジスタに書き込まれた後にレジスタ データを読み戻します。