JAJSV50F August   1995  – June 2025 SN54AC10 , SN74AC10

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 推奨動作条件
    3. 5.3 熱に関する情報
    4. 5.4 電気的特性
    5. 5.5 スイッチング特性、VCC = 3.3 V ± 0.3 V
    6. 5.6 スイッチング特性、VCC = 5 V ± 0.5 V
    7. 5.7 動作特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS プッシュプル出力
      2. 7.3.2 標準 CMOS 入力
      3. 7.3.3 クランプ ダイオード構造
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 電源に関する推奨事項
      5. 8.2.5 レイアウト
        1. 8.2.5.1 レイアウトのガイドライン
        2. 8.2.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

3 説明

SNx4AC10 には、3 つの独立した 3 入力 NAND ゲートが内蔵されています。デバイスはブール関数 Y = A • B • C を正論理で実行します。

パッケージ情報
部品番号 パッケージ(1) パッケージ サイズ(2) 本体サイズ (3)
SNx4AC10 DB (SSOP、14) 6.2mm × 7.8mm 6.2mm × 5.3mm
D (SOIC、14) 8.65mm × 6mm 8.65mm × 3.9mm
N (PDIP、14) 19.3mm × 9.4mm 19.3mm × 6.35mm
NS (SO、14) 10.2mm × 7.8mm 10.3mm × 5.3mm
PW (TSSOP、14) 5mm × 6.4mm 5mm × 4.4mm
BQA (WQFN、14) 3mm × 2.5mm 3mm × 2.5mm
(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンを含みます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
SN54AC10 SN74AC10 各ゲートの論理図 (正論理)各ゲートの論理図 (正論理)