JAJSVC7B September   2024  – December 2025 RES60A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 絶対公差およびレシオメトリック公差
      2. 6.3.2 超低ノイズ
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 バッテリ スタック測定
      2. 7.1.2 RES11A-Q1 を使用した RES60A-Q1 のゲイン スケーリング
      3. 7.1.3 HIPOT および OVST
        1. 7.1.3.1 HIPOT のメカニズム
        2. 7.1.3.2 HIPOT の拡張検証
      4. 7.1.4 ホット スワップ応答
      5. 7.1.5 高周波応答
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 PSpice® for TI
        2. 8.1.1.2 TINA-TI™シミュレーション ソフトウェア (無償ダウンロード)
        3. 8.1.1.3 TI のリファレンス デザイン
        4. 8.1.1.4 Analog Filter Designer
        5. 8.1.1.5 RES60A-Q1 の比率・電圧誤差カリキュレータ
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.1 概要

RES60A-Q1 は、2 つの高精度薄膜 SiCr 抵抗で構成され、マッチングされたデバイダを形成し、絶縁 SiO2 層によってカプセル化されます。このデバイスには、公称 12.5MΩ の「入力」抵抗 RHV が含まれています。このデバイスには、RES60A-Q1 の公称比 (RHV/RLV) に応じて値が決まる「ゲイン」抵抗 RLV も組み込まれています。