JAJSW81A
April 2025 – October 2025
TPS55285
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
説明
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
推奨動作条件
5.3
熱に関する情報
5.4
電気的特性
5.5
I2C のタイミング特性
5.6
代表的特性
6
詳細説明
6.1
概要
6.2
機能ブロック図
6.3
機能説明
6.3.1
VCC の電源
6.3.2
デフォルトの出力イネーブル (OE) ビット ステータス
6.3.3
入力低電圧誤動作防止
6.3.4
イネーブルおよびプログラム可能な UVLO
6.3.5
ソフト スタート
6.3.6
シャットダウンおよび負荷放電
6.3.7
スイッチング周波数
6.3.8
スイッチング周波数のディザリング
6.3.9
インダクタ電流制限
6.3.10
内部充電パス
6.3.11
出力電圧設定
6.3.12
出力電流制限
6.3.13
出力ケーブル電圧降下の補償
6.3.14
入力過電圧保護
6.3.15
出力過電圧保護
6.3.16
出力短絡保護機能
6.3.17
サーマル シャットダウン
6.4
デバイスの機能モード
6.4.1
PWM モード
6.4.2
パワー セーブ モード
6.5
プログラミング
6.5.1
データの有効性
6.5.2
開始条件と停止条件
6.5.3
バイト フォーマット
6.5.4
アクノリッジ (ACK) とアクノリッジなし (NACK)
6.5.5
ターゲット アドレスおよびデータ方向ビット
6.5.6
単一読み取りおよび書き込み
6.5.7
複数読み取りおよび複数書き込み
7
レジスタ マップ
7.1
REF レジスタ (アドレス = 0h、1h) [リセット = 10100100b、00000001b]
7.2
IOUT_LIMIT レジスタ (アドレス = 2h) [リセット = 11100100b]
7.3
VOUT_SR レジスタ (アドレス = 3h) [リセット = 00000001b]
7.4
VOUT_FS レジスタ (アドレス = 4h) [リセット = 00000011b]
7.5
CDC レジスタ (アドレス = 5h) [リセット = 11110000b]
7.6
MODE レジスタ (アドレス = 6h) [リセット = 00100000b]
7.7
STATUS レジスタ (アドレス = 7h) [リセット = 00000001b]
7.8
レジスタの要約
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.2
詳細な設計手順
8.2.2.1
スイッチング周波数
8.2.2.2
出力電圧設定
8.2.2.3
インダクタの選択
8.2.2.4
入力コンデンサ
8.2.2.5
出力コンデンサ
8.2.2.6
出力電流制限
8.2.2.7
ループ安定性
8.2.3
アプリケーション曲線
8.3
電源に関する推奨事項
8.4
レイアウト
8.4.1
レイアウトのガイドライン
8.4.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
デバイス サポート
9.1.1
サード・パーティ製品に関する免責事項
9.1.2
開発サポート
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
商標
9.5
静電気放電に関する注意事項
9.6
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
8.2.1
設計要件
設計パラメータを
表 8-1
に示します:
表 8-1 設計パラメータ
パラメータ
値
入力電圧
5V ~ 22V
出力電圧
3.3V ~ 15V
出力電流制限
3A
出力電圧リップル
±50mV
軽負荷時の動作モード
FPWM