JAJSW81A April   2025  – October 2025 TPS55285

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 推奨動作条件
    3. 5.3 熱に関する情報
    4. 5.4 電気的特性
    5. 5.5 I2C のタイミング特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  VCC の電源
      2. 6.3.2  デフォルトの出力イネーブル (OE) ビット ステータス
      3. 6.3.3  入力低電圧誤動作防止
      4. 6.3.4  イネーブルおよびプログラム可能な UVLO
      5. 6.3.5  ソフト スタート
      6. 6.3.6  シャットダウンおよび負荷放電
      7. 6.3.7  スイッチング周波数
      8. 6.3.8  スイッチング周波数のディザリング
      9. 6.3.9  インダクタ電流制限
      10. 6.3.10 内部充電パス
      11. 6.3.11 出力電圧設定
      12. 6.3.12 出力電流制限
      13. 6.3.13 出力ケーブル電圧降下の補償
      14. 6.3.14 入力過電圧保護
      15. 6.3.15 出力過電圧保護
      16. 6.3.16 出力短絡保護機能
      17. 6.3.17 サーマル シャットダウン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 PWM モード
      2. 6.4.2 パワー セーブ モード
    5. 6.5 プログラミング
      1. 6.5.1 データの有効性
      2. 6.5.2 開始条件と停止条件
      3. 6.5.3 バイト フォーマット
      4. 6.5.4 アクノリッジ (ACK) とアクノリッジなし (NACK)
      5. 6.5.5 ターゲット アドレスおよびデータ方向ビット
      6. 6.5.6 単一読み取りおよび書き込み
      7. 6.5.7 複数読み取りおよび複数書き込み
  8. 7 レジスタ マップ
    1. 7.1 REF レジスタ (アドレス = 0h、1h) [リセット = 10100100b、00000001b]
    2. 7.2 IOUT_LIMIT レジスタ (アドレス = 2h) [リセット = 11100100b]
    3. 7.3 VOUT_SR レジスタ (アドレス = 3h) [リセット = 00000001b]
    4. 7.4 VOUT_FS レジスタ (アドレス = 4h) [リセット = 00000011b]
    5. 7.5 CDC レジスタ (アドレス = 5h) [リセット = 11110000b]
    6. 7.6 MODE レジスタ (アドレス = 6h) [リセット = 00100000b]
    7. 7.7 STATUS レジスタ (アドレス = 7h) [リセット = 00000001b]
    8. 7.8 レジスタの要約
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 スイッチング周波数
        2. 8.2.2.2 出力電圧設定
        3. 8.2.2.3 インダクタの選択
        4. 8.2.2.4 入力コンデンサ
        5. 8.2.2.5 出力コンデンサ
        6. 8.2.2.6 出力電流制限
        7. 8.2.2.7 ループ安定性
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
      2. 9.1.2 開発サポート
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.7 STATUS レジスタ (アドレス = 7h) [リセット = 00000001b]

図 7-8 に、STATUS を示し、表 7-9 に、その説明を示します。

概略表に戻ります。

STATUS レジスタには、TPS55285 の動作ステータスが格納されます。SCP ビット、OCP ビット、OVP ビット、または TSD ビットのいずれかが設定され、レジスタ 05h の対応するマスク ビットも設定されると、FB/INT ピンは Low ロジック レベルを出力して状況を示します。レジスタ 07h を読み取ると、SCP ビット、OCP ビット、OVP ビット、および TSD ビットがクリアされます。レジスタ 07h が読み取られるまで、FB/INT ピンのステータスと SCP ビット、OCP ビット、OVP ビットまたは TSD ビットはリセットされます。故障状態が引き続き存在する場合、対応するビットと FB/INT ピンが再びセットされます。

図 7-8 STATUS レジスタ
76543210
SCPOCPOVPTSD予約済み予約済みSTATUS
R-0bR-0bR-0bR-0bR-0bR-0bR-11b
表 7-9 STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット概要
7SCPR0b短絡保護回路

0b = 短絡なし

1b = 短絡発生。読み取られるまでリセットしません。

6OCPR0b過電流保護

0b = 出力過電流なし

1b = 出力電流が電流制限に達しました。読み取られるまでリセットしません。

5OVPR0b過電圧保護

0b = OVP なし

1b = 出力電圧が OVP スレッショルドを超えています。読み取られるまでリセットしません。

4TSDR0bサーマル シャットダウン保護機能

0b = TSD なし

1b = サーマル シャットダウン発生。読み取られるまでリセットしません

3RESERVEDR0b予約済み
2RESERVEDR0b予約済み
1-0STATUSR01b動作ステータス

00b = 昇圧

01b = 降圧

10b = 昇降圧

11b = 予約済み