JAJSWB0C March   2025  – November 2025 TPS7H4102-SEP , TPS7H4104-SEP

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 品質適合検査
    7. 6.7 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 VIN および電源 VIN ピン (VIN および PVIN)
      2. 8.3.2 電圧リファレンス
      3. 8.3.3 VOUTx の設定
        1. 8.3.3.1 V OUTx (エラーあり)
        2. 8.3.3.2 最小出力電圧
        3. 8.3.3.3 最大出力電圧
      4. 8.3.4 イネーブルと EN_SEQ を備えています
        1. 8.3.4.1 ENx および外部 UVLO
        2. 8.3.4.2 シーケンスアップ/ダウン (EN_SEQ)
      5. 8.3.5 パワーグッド (PWRGDx)
      6. 8.3.6 調整可能なスイッチング周波数、同期 (SYNC)、相対位相シフト
        1. 8.3.6.1 内部クロック モード
        2. 8.3.6.2 外部クロック モードと切り替え
        3. 8.3.6.3 相対位相シフト
      7. 8.3.7 電源オン動作
        1. 8.3.7.1 起動中のパルススキップ
        2. 8.3.7.2 ソフトスタート (SS_TRx)
        3. 8.3.7.3 プリバイアスされた出力への安全なスタートアップ
        4. 8.3.7.4 トラッキングおよびシーケンシング (SS_TRx)
      8. 8.3.8 保護モード
        1. 8.3.8.1 過電流保護
          1. 8.3.8.1.1 ハイサイドのサイクルごとの過電流保護 (IOC_HSx)
          2. 8.3.8.1.2 ローサイドソース過電流保護 (IOC_LS_SOURCINGx)
          3. 8.3.8.1.3 COMPx クランプシャットダウン (COMPxCLAMP)
          4. 8.3.8.1.4 ローサイド過電流ソースおよびシンク保護
        2. 8.3.8.2 出力過電圧保護 (OVP)
        3. 8.3.8.3 サーマル シャットダウン
      9. 8.3.9 誤差アンプとループ応答
        1. 8.3.9.1 エラー アンプ
        2. 8.3.9.2 電力段の相互コンダクタンス
        3. 8.3.9.3 スロープ補償
        4. 8.3.9.4 周波数補償
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 動作周波数
        2. 9.2.2.2 出力インダクタの選択
        3. 9.2.2.3 出力コンデンサの選択
        4. 9.2.2.4 入力コンデンサの選択
        5. 9.2.2.5 ソフトスタート コンデンサの選択
        6. 9.2.2.6 低電圧誤動作防止 (UVLO) の設定ポイント
        7. 9.2.2.7 出力電圧帰還抵抗の選択
        8. 9.2.2.8 スロープ補償の要件
        9. 9.2.2.9 補償部品の選択
      3. 9.2.3 アプリケーション曲線
    3. 9.3 並列動作
      1. 9.3.1 入力容量と出力容量の低減
        1. 9.3.1.1 出力容量の低減
        2. 9.3.1.2 入力容量の低減
    4. 9.4 未使用チャネルの終端ガイドライン
    5. 9.5 電源に関する推奨事項
    6. 9.6 レイアウト
      1. 9.6.1 レイアウトのガイドライン
      2. 9.6.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

9.2.2.3 出力コンデンサの選択

出力コンデンサの値の決定には、いくつかの考慮事項があります。出力コンデンサの選択は、次の式で決定されます。

  1. 電力段の自然なスイッチング動作によって駆動される、目的の出力電圧リップル。
  2. 負荷電流 (負荷ステップ) の大きな急激な変化による許容電圧偏差。

出力容量は、これら 2 つの条件のうち最も厳しいものに基づいて選択する必要があります (式 33を参照)。コンデンサを選択する際は、十分な電圧定格、温度定格を持つコンデンサを選択し、DC バイアス効果による実効容量の変化を考慮する必要があります。また、セクション 9.2.2.9で説明されているように、出力コンデンサの値がコンバータの周波数応答の変調器の極に直接影響を及ぼすことにも注意が必要です。

式 33. C O U T x F ≥ m a x C O U T x _ L O A D _ S T E P F , C O U T x _ R I P P L E F

最初に考慮する基準は、負荷ステップに対する望ましい応答です。これは一般に、負荷の電流需要を大きく高速に変化させたとき、レギュレータが一時的に十分な出力電流を供給できない場合に発生します。これは、プロセッサなどの動的負荷によって無負荷から全負荷に遷移するときに発生することがあります。出力コンデンサのサイズは、制御ループが負荷の変化に応答するまでの間、負荷に追加の電流を供給できるように決定する必要があります。式 34に、これを実現するために必要な最小出力容量を電気的な観点から見たときに示します。これは 1 次近似であり、出力コンデンサの ESR と ESL の条件づけは考慮されません。セラミック コンデンサの場合、ESRは通常十分に小さいため、この計算では無視できます。ただし、宇宙アプリケーションや大きな容量値の場合は、通常はタンタルコンデンサが使用されますが、ある程度の ESR 値を考慮する必要があります。

式 34. C O U T x _ L O A D _ S T E P F = 2 × ∆ I O U T x ( A ) f S W ( H z ) × ∆ V O U T x _ L O A D _ S T E P ( V )

ただし：

  • Δ IOUTx は、アプリケーションでの負荷電流 (負荷ステップ) のワーストケースの変化 (アンペア単位) です。この場合、全負荷ステップとして 3A/相を想定した設計を実施しています。
  • fSW はコンバータのスイッチング周波数です (ヘルツ単位)。ここでは、選択したスイッチング周波数は 500kHz です。
  • Δ VOUTx_LOAD_STEPは、負荷ステップによる出力電圧の許容される変化です。この場合、目標は公称出力電圧の 3.5% 未満にとどまることです。

次の基準は、式 35を使用して出力電圧リップル要件を満たすために必要な容量を計算することです。この設計では、最大目標出力電圧リップルが VOUTxの 0.8% 未満です。

式 35. C O U T x _ R I P P L E F = ∆ i L x ( A ) 8 × f S W ( H z ) × ∆ V O U T x _ R I P P L E ( V )

ただし：

  1. Δ iLxはリップル電流で、(A) 単位です。各チャネルの値については、表 9-3を参照してください。
  2. fSW はコンバータのスイッチング周波数です (ヘルツ単位)。ここでは、選択したスイッチング周波数は 500kHz です。
  3. Δ VOUTx_RIPPLEは、コンバータのスイッチング特性による目標出力電圧リップルです。この設計では、目標は公称出力電圧の 0.8% 未満にします。

最後に、出力電圧リップルを満たすときは、コンデンサの ESR を考慮する必要があります。ESR の上限は、式 36を使用して計算できます。その結果得られた各チャネルを 出力コンデンサの設計計算 に示します。

式 36. E S Rx ≤ ∆ V O U T x _ R I P P L E ( V ) ∆ i L x ( A )
表 9-4 出力コンデンサの設計計算
VOUTx (V) COUTx_LOAD_STEP (μF) COUTx_RIPPLE (μF) 最大 ESR (mΩ)
0.8 428.57 29.67 8.43
1.2 285.71 27.15 9.21
1.5 228.57 25.25 9.90
1.8 190.48 19.11 13.08

エージング、温度、および DC バイアスに対して、追加の容量ディレーティングを考慮する必要があるため、必要な最小出力容量値は増加します。一般に、コンデンサでは、障害や過熱を発生させずにコンデンサが処理できるリップル電流の大きさに制限があります。出力コンデンサのバンクを選択すると、式 30で計算されたリップル電流を処理する必要があります。選択したインダクタと公称出力電圧について、各ケースのリップル電流を表 9-2に示します。

この具体的な設計では、上記の要件すべてを考慮して、チャネルごとに 470μF T55 タンタルコンデンサが選択されています。選択したキャパシタの最大 ESR は 7mΩ、最大 RMS 電流定格は 5.66A です。さらに、高周波フィルタリングのために 0.1μF セラミックコンデンサを並列に追加しています。この結果、合計容量は 470.1μF になります。式 37を使用して、各チャネルで予想されるリップル電圧を計算できます。その結果を表 9-5に示します

式 37. ∆ V O U Tx _ R I P P L E = ∆ i L x ( A ) 8 × f S W ( H z ) × C O U T x ( F ) + E S R ( Ω ) × ∆ i L x ( A )
表 9-5 予想出力電圧リップル
VOUTx (V) ΔVOUTx_RIPPLE (mV) ΔVOUTx_RIPPLE (%)、VOUTx
0.8 5.72 0.72
1.2 7.85 0.65
1.5 9.13 0.61
1.8 8.29 0.46