JAJSWD9A April 2025 – September 2025 TPUL2G123
PRODUCTION DATA
TPUL2G123 を使用して、入力トリガ イベントから固定幅パルスを生成します。このデバイスは再トリガ可能です。つまり、出力がアクティブの間に入力トリガを受信した場合、出力パルスは延長され、最新のトリガから設定された期間後に期限切れになりません。
入力トリガー イベントは、次の 3 つのゲート入力から発生します。T、T、および CLR。これらの入力は 3 入力 AND ゲートに統合され、T は内部反転されているため、論理式はブール式 Y =！ (T) • T • CLR に従います。各入力はシュミット トリガ アーキテクチャを使用しているため、ヒステリシスが組み込まれているため、低速の遷移やノイズの多い信号に対応できます。信号が VT+ より高い場合は論理 high として入力信号が検出され、入力信号が VT- より低い場合は low として検出されます。VT+と VT- の間で、これらの値のいずれかを交差するまで、入力信号は最後の有効な状態として検出されます。出力パルスは、前述の内部 Y 信号の立ち上がりエッジでトリガされます。
出力パルス幅は、外付けタイミング部品 Rext および Cext の選択により制御されます。「代表的特性」セクションにはプロットが示されており、必要なパルス幅に対して適切な部品の値を簡単に選択できます。TPUL2G123 のタイミング精度に対する外部部品の影響の詳細については、「特長」セクションを参照してください。