JAJSXB1 September   2025 LMR60450-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 イネーブルおよび低電圧誤動作防止 (UVLO)
      2. 7.3.2 ソフト スタートとドロップアウトからの回復
      3. 7.3.3 RT による周波数の選択
      4. 7.3.4 MODE/SYNC ピン制御
      5. 7.3.5 出力電圧の選択
      6. 7.3.6 電流制限
      7. 7.3.7 ヒカップ モード
      8. 7.3.8 パワー グッド機能
      9. 7.3.9 スペクトラム拡散
    4. 7.4 デバイスの機能モード
      1. 7.4.1 シャットダウン
      2. 7.4.2 アクティブ モード
        1. 7.4.2.1 自動モード動作
        2. 7.4.2.2 連続導通モード（CCM）
        3. 7.4.2.3 FPWM 動作
        4. 7.4.2.4 最小オン時間
        5. 7.4.2.5 ドロップアウト
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 スイッチング周波数の選択
        2. 8.2.2.2 インダクタの選択
        3. 8.2.2.3 出力コンデンサの選択
        4. 8.2.2.4 入力コンデンサの選択
        5. 8.2.2.5 ブートストラップ コンデンサ (CBOOT) の選定
        6. 8.2.2.6 可変出力電圧用の FB 電圧デバイダ
          1. 8.2.2.6.1 フィードフォワード コンデンサ (CFF) の選択
        7. 8.2.2.7 RPG - PG プルアップ抵抗
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 グランドとサーマル プレーンに関する考慮事項
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
      2. 9.1.2 デバイスの命名規則
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 テープおよびリール情報

7.3.8 パワー グッド機能

LMR60450-Q1 のパワー グッド機能は、出力電圧がレギュレーション範囲を外れたときにシステムのマイクロプロセッサをリセットすたり、下流にある部品の電源シーケンスを容易にするために使用できます。この機能は、PG ピンと優れた電圧源との間にプルアップ抵抗を配置することにより実装するオプション機能です。プルアップ基準電圧の推奨範囲については、「推奨動作条件」も参照してください。

パワー グッド出力は、ソフトスタート シーケンスが完了し、入力電圧が VIN(PG-VALID) を上回った後に有効になります。これらの条件が両方とも満たされると、PG と GND の間の電圧は、出力電圧がレギュレーション範囲内であるかどうかを示すようになります。ロジックのハイ信号は出力電圧がレギュレーション範囲内であることを示し、ロジックのロー信号は出力電圧がレギュレーション範囲外であることを示します。出力電圧のスプリアス グリッチが PG ピン出力に影響しないことを確認するための、グリッチ除去フィルタも備えています。

PG ピンは、次の条件でローにプルダウンされます：

  • 出力電圧が、少なくとも tPG-DEGLITCH の間、PGOOD の過電圧立ち上がりスレッショルド (VPG-OVP(R)) を上回っている
  • 出力電圧が、少なくとも tPG-DEGLITCH の間、PGOOD の過電圧立ち下がりスレッショルド (VPG-UVP(F)) を下回っている

出力の故障状態が発生し、PGピンがLowになった後、PGピンの電圧は少なくともt PG-DEASSERTまたは約2ms（標準値）の間 Low を維する持必要があります。t PG-DEASSERTが経過した後、PGピンの電圧をプルアップするには、次の条件のいずれかを満たす必要があります。

  • 低電圧障害からの回復を前提とすると、出力電圧を PGOOD 低電圧立ち上がりスレッショルド (VPG-UVP(R)) より高くし、少なくとも tPG-DEGLITCH の間、過電圧立ち上がりスレッショルド (VPG-OVP(R)) を下回ったままにする必要があります。
  • 低電圧障害からの回復を前提とすると、出力電圧を PGOOD 過電圧立ち下がりスレッショルド (VPG-OVP(F)) よ低くりし、少なくとも tPG-DEGLITCH の間、低電圧立ち下がりスレッショルド (VPG-UVP(F)) を上回ったままにする必要があります。
LMR60450-Q1 パワー グッド スレッショルド図 7-5 パワー グッド スレッショルド