JAJSXC6 October 2025 TPS631013A
PRODMIX
7.5.2 Standard-Mode、Fast-Mode、Fast-Mode Plus のプロトコル
コントローラは、スタート条件を生成することでデータ転送を開始します。図 7-4 で示されているように、SCL がハイの状態で SDA ラインにハイからローへの遷移が発生すると、スタート条件となります。すべての I2C 互換デバイスは、スタート条件を認識します。
図 7-4 開始条件と停止条件その後、コントローラは SCL パルスを生成し、7ビットのアドレスと読み取り/書き込み方向ビット R/W を SDA ラインに送信します。すべての送信中、コントローラはデータの有効性を確認します。有効なデータ条件では、クロックパルスのハイ期間全体にわたってSDAラインが安定している必要があります（図 7-5を参照）。すべてのデバイスは、コントローラから送信されたアドレスを認識し、それを内部固定アドレスと比較します。一致するアドレスを持つターゲット デバイスだけが、9 番目の SCL サイクルのハイ期間全体にわたって SDA ラインをローにすることで、アクノリッジ（図 7-6を参照）を生成します。この確認を検出すると、コントローラはターゲットとの通信リンクが確立されたことを認識します。
図 7-5 シリアル インターフェイスでのビット転送コントローラは、ターゲットにデータを送信する（R/W ビット1）か、ターゲットからデータを受信する（R/W ビット 0）ために、さらに SCL サイクルを生成します。どちらの場合も、送信側から送信されたデータに対して受信側がアクノリッジを返す必要があります。確認応答信号は、コントローラまたはターゲットのどちらが受信者であるかによって、コントローラまたはターゲットのどちらかによって生成されます。8 ビットのデータと 1 ビットのアクノリッジから構成される 9 ビットの有効なデータ シーケンスを、必要なだけ続けます。
データ転送の終了を通知するために、コントローラは SCL ラインがハイの状態で SDA ラインをローからハイに引き上げることでストップ条件を生成します（図 7-4を参照）。SCL が高レベルのときに SDA ラインが低レベルから高レベルに遷移すると、バスが解放され、指定されたターゲットとの通信リンクが停止します。すべての I2 C 互換デバイスが、ストップ条件を認識する必要があります。停止条件を受信すると、すべてのデバイスはバスが解放されたことを認識し、対応するアドレスに続く開始条件を待機します。
このセクションに示されていないレジスタ アドレスからデータを読み取ろうとした場合には、00h が読み出されます。
図 7-6 I2C バスのアクノリッジ
図 7-7 バス プロトコル