JAJSXM4K November   1979  – December 2025 NE5532 , NE5532A , SA5532 , SA5532A

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 動作特性
    7. 5.7 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 ユニティ ゲイン帯域幅
      2. 6.3.2 同相信号除去比
      3. 6.3.3 スルー レート
    4. 6.4 デバイスの機能モード
  8. アプリケーションと実装
    1. 7.1 代表的なアプリケーション
      1. 7.1.1 設計要件
      2. 7.1.2 詳細な設計手順
        1. 7.1.2.1 アンプの選択
        2. 7.1.2.2 パッシブ部品の選択
      3. 7.1.3 アプリケーション曲線
    2. 7.2 電源に関する推奨事項
    3. 7.3 レイアウト
      1. 7.3.1 レイアウトのガイドライン
      2. 7.3.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

レイアウトのガイドライン

デバイスで最高の動作性能を実現するには、以下のような適切な PCB レイアウト手法を使用してください。

  • ノイズが回路全体とオペアンプの電源ピンを経由して、アナログ回路に伝播することがあります。アナログ回路にローカルな、低インピーダンスの電源を供給して結合ノイズを低減するため、バイパス コンデンサが使用されます。
    • 各電源ピンとグラウンドの間には、低ESRの0.1µFセラミックバイパスコンデンサを、可能な限りデバイスの近くに接続します。単一電源アプリケーションの場合は、V+ からグランドに対して単一のバイパス コンデンサを接続します。
  • 回路のアナログ部とデジタル部を別々に接地することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、多層 PCB のうち 1 つ以上の層はグランド プレーン専用です。グランド プレーンは熱の分散に役立つとともに、EMI ノイズを拾う可能性を低減します。グランド電流の流れに注意しながら、デジタル グランドとアナログ グランドを物理的に分離してください。詳細については、『回路基板のレイアウト技法』SLOA089 を参照してください。
  • 寄生カップリングを低減するため、入力トレースは電源トレースや出力トレースから可能な限り離して配線します。これらの配線を分離できない場合は、感度の高いトレースをノイズの多いトレースと平行ではなく、直交させることが望ましいです。
  • 外付け部品は、可能な限りデバイスに近く配置します。セクション 7.3.2 に示すように、RF と RG を反転入力に近づけて配置すると、寄生容量が最小化されます。
  • 入力トレースは、できる限り短くします。入力トレースは、回路の中でも最も影響を受けやすい部分であることに常に注意してください。
  • 重要なトレースの周囲に、駆動される低インピーダンスのガードリングを配置することを検討してください。ガードリングを使用すると、付近に存在する、さまざまな電位のトレースからのリーク電流を大幅に低減できます。