JAJSXR0 December   2025 UCC21751-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全関連認証
    8. 5.8  安全限界値
    9. 5.9  電気的特性
    10. 5.10 スイッチング特性
    11. 5.11 絶縁特性曲線
    12. 5.12 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 伝搬遅延
      1. 6.1.1 通常のターンオフ
    2. 6.2 入力デグリッチ フィルタ
    3. 6.3 アクティブ ミラー クランプ
      1. 6.3.1 内部オンチップ アクティブ ミラー クランプ
    4. 6.4 低電圧誤動作防止 (UVLO)
      1. 6.4.1 VCC UVLO
      2. 6.4.2 VDD UVLO
    5. 6.5 非飽和 (DESAT) 保護
      1. 6.5.1 ソフト ターンオフによる DESAT 保護
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  電源
      2. 7.3.2  ドライバ段
      3. 7.3.3  VCC および VDD 低電圧誤動作防止 (UVLO)
      4. 7.3.4  アクティブ プルダウン
      5. 7.3.5  短絡クランプ
      6. 7.3.6  内部アクティブ ミラー クランプ
      7. 7.3.7  非飽和 (DESAT) 保護
      8. 7.3.8  ソフト ターンオフ
      9. 7.3.9  フォルト (FLT、リセットおよびイネーブル (RST/EN))
      10. 7.3.10 アナログから PWM への信号変換および絶縁機能
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 IN+、IN-、RST/EN の入力フィルタ
        2. 8.2.2.2 IN+ および IN- の PWM インターロック
        3. 8.2.2.3 FLT、RDY、RST/EN ピン回路
        4. 8.2.2.4 RST/EN ピン制御
        5. 8.2.2.5 ゲート抵抗のオンとオフの切り替え
        6. 8.2.2.6 過電流および短絡保護
        7. 8.2.2.7 絶縁型アナログ シグナル センシング
          1. 8.2.2.7.1 絶縁型温度センシング
          2. 8.2.2.7.2 絶縁型 DC バス電圧センシング
        8. 8.2.2.8 外部電流バッファを使用した高出力電流
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.6 内部アクティブ ミラー クランプ

アクティブ ミラー クランプ機能は、ドライバが OFF 状態の間に誤ってターンオンが発生することを防止するために重要です。デバイスを同期整流モードに設定可能なアプリケーションでは、デバイスが OFF 状態の間のデッドタイム中にボディ ダイオードが電流を導通し、ドレインとソースとの間、またはコレクタとエミッタとの間の電圧は同じに維持され、位相レッグの他のパワー半導体がオンになったとき dV/dt が発生します。UCC21751-Q1 は内部プルダウン インピーダンスが小さいため、OUTL を VEE に保持するための強力なプルダウンを提供できます。ただし、通常は外部ゲート抵抗を採用して dV/dt を制限します。別のパワー半導体のターンオン過渡時のミラー効果によって、外部ゲート抵抗で電圧降下が発生し、ゲートとソースとの間、またはゲートとエミッタとの間の電圧が昇圧される可能性があります。VGS または VGE の電圧が、パワー半導体のスレッショルド電圧よりも高い場合、貫通電流が発生し、致命的な損傷を引き起こす可能性があります。UCC21751-Q1 のアクティブ ミラー クランプ機能は、デバイスのゲートに接続する内部 MOSFET を駆動します。この MOSFET は、ゲート電圧が VEE より 2V 高い VCLMPTH よりも低いときにトリガされ、低インピーダンスのパスを作成して、誤ったターンオンの問題を回避します。

UCC21751-Q1 アクティブ ミラー クランプ図 7-4 アクティブ ミラー クランプ