JAJZ026B April   2024  – February 2025 TMS320F28P550SG , TMS320F28P550SJ , TMS320F28P559SG-Q1 , TMS320F28P559SJ-Q1

 

  1.   1
  2.   TMS320F28003x Real-Time MCUs Silicon Errata シリコン リビジョン 0
  3. 1使用上の注意およびアドバイザリ マトリックス
    1. 1.1 使用上の注意マトリックス
    2. 1.2 アドバイザリ マトリックス
  4. 2命名法、パッケージのマーキングとリビジョンの識別
    1. 2.1 デバイスおよび開発ツールの命名規則
    2. 2.2 サポート対象デバイス
    3. 2.3 パッケージの記号表記およびリビジョンの識別
  5. 3シリコン リビジョン A の使用上の注意とアドバイザリ
    1. 3.1 シリコン リビジョン A の使用上の注記
      1. 3.1.1 PIE：双方向 PIEACK 書き込みと手動 CPU 割り込みマスク クリア後のスプリアス ネスト割り込み
      2. 3.1.2 ネストされた割り込みを使用する場合は注意
      3. 3.1.3 セキュリティ：プライマリ防御層はチップの境界を保護します。これは、JTAGLOCK およびフラッシュからのゼロ ピン ブート機能を有効化することから始まります
    2. 3.2 シリコン リビジョン A のアドバイザリ
      1.      アドバイザリ
      2.      アドバイザリ
      3.      アドバイザリ
      4.      アドバイザリ
      5.      アドバイザリ
      6. 3.2.1 アドバイザリ
      7.      アドバイザリ
      8. 3.2.2 アドバイザリ
      9.      アドバイザリ
      10. 3.2.3 アドバイザリ
      11.      アドバイザリ
      12.      アドバイザリ
      13. 3.2.4 アドバイザリ
      14.      アドバイザリ
      15.      アドバイザリ
      16.      アドバイザリ
      17.      アドバイザリ
      18.      アドバイザリ
  6. 4シリコン リビジョン 0 の使用上の注意とアドバイザリ
    1. 4.1 シリコン リビジョン 0 の使用上の注記
    2. 4.2 シリコン リビジョン 0 のアドバイザリ
      1.      アドバイザリ
      2.      アドバイザリ
      3.      アドバイザリ
      4.      アドバイザリ
      5. 4.2.1 アドバイザリ
  7. 5ドキュメントのサポート
  8. 6商標
  9. 7改訂履歴

アドバイザリ

メモリ：有効なメモリを超えたプリフェッチ

影響を受けるリビジョン

0, A

詳細

C28x CPU は、パイプラインで現在アクティブな命令を超える命令をプリフェッチします。プリフェッチが有効なメモリの終了後に発生した場合、CPU は無効なオペコードを受信する可能性があります。

回避方法

M1 – プリフェッチ キューは 8×16 ワードの深さです。したがって、コードは 有効なメモリの終わりから 8 ワード以内にはなりません。2 つの有効なメモリ ブロック間の境界を越えてプリフェッチすることは問題ありません。

事例 1：M1 はアドレス 0x7FF で終了し、その後に別のメモリ ブロックが続くことはありません。M1 のコードは、アドレス 0x7F7 以下に格納されないようにする必要があります。アドレス 0x7F8 ～ 0x7FF はコードには使用できません。

事例 2：M0 はアドレス 0x3FF で終了し、有効なメモ (M1) がその後に続きます。M0 のコードは、アドレス 0x3FF まで保存できます。コードはアドレス 0x7F7 までの M1 にクロスすることもできます。

表 3-3 アドバイザリによって影響を受けるメモリ
メモリ タイプ影響を受けるアドレス
M10x0000 07F8–0x0000 07FF