JAJZ041F April   2023  – September 2025 CC2340R5

PRODUCTION DATA  

  1.   1
  2.   概要
  3. 1アドバイザリ マトリックス
  4. 2命名法、パッケージのマーキングとリビジョンの識別
    1. 2.1 デバイスの命名規則
    2. 2.2 サポート対象デバイス
    3. 2.3 パッケージの記号表記およびリビジョンの識別
  5. 3アドバイザリ
    1. 3.1 SPI_04
    2. 3.2 ADC_08
    3. 3.3 ADC_09
    4. 3.4 BATMON_01
    5. 3.5 CLK_01
    6. 3.6 CKM_01
    7. 3.7 I2C_01
    8. 3.8 GPIO_01
    9. 3.9 PMU_01
  6. 4商標
  7. 5改訂履歴

3.2 ADC_08

リピート シングル、シーケンス、および反復シーケンス変換モードでは、ADC BUSY ビットがクリアされません。

影響を受けるリビジョン

表 1-1 を参照

説明

MEMCTLx レジスタのトリガ ポリシーが「次のトリガ」に設定され、ADC がリピート シングル、シーケンス、または反復シーケンス変換モードで動作している場合、ソフトウェアが ENC ビットをクリアして変換シーケンスを停止しようとしても、STATUS レジスタの BUSY ビットはクリアされません。シーケンス変換モードでトリガ ポリシーが「次のトリガ」に設定されている場合、変換シーケンスの終了時に BUSY ビットがクリアされます。

回避方法

上記の ADC 動作シナリオで変換を停止し、BUSY ビットをクリアするには、次のソフトウェアシーケンスを実行してください。
  1. CTL0.ENC = 0 を書き込みます
  2. CTL1.TRIGSRC をソフトウェアに変更します
  3. CTL1.SC = 1 を書き込みます
この回避策は、SimpleLink™ 低消費電力 F3 ソフトウェア開発キット (SDK) の将来のリリースに組み込まれる予定です。