1 머리말

최신 전자 시스템의 부품 통합은 기능을 향상하여 성능을 개선합니다. 이러한 시스템은 대부분 보호를 필요로 하는 민감하고 고가인 전자 장치(필드 프로그래머블 게이트 어레이, 애플리케이션별 집적 회로 및 마이크로프로세서)를 사용합니다.

퓨즈, 정온도 계수 저항, 다이오드 및 개별 회로(퓨즈, 금속 산화 반도체 전계 효과 트랜지스터 및 다이오드 포함)와 같은 기존의 보호 솔루션은 부정확하고, 응답이 더 느리며, 구성 용이성 및 반복성이 부족합니다. 따라서 eFuse 및 핫 스왑 솔루션을 사용하는 능동 회로 보호가 여러 애플리케이션에서 개별 프론트 엔드 보호 회로를 대체하기 시작했습니다 [1], [2].

그러나 능동 회로 보호 eFuse는 과도 이벤트로부터 보호하려면 추가적인 보호가 필요한 경우가 많습니다. 가장 일반적인 과도 이벤트로는 핫 플러그, 갑작스러운 전류 중단, 전력 서지, 하드 스위칭, 역방향 전압 등이 있습니다.

이러한 과도 이벤트가 하나라도 발생하면 장치에 전기적으로 과도한 스트레스를 가하여 고장이 발생하게 됩니다. 이 문서에서는 배치 및 PCB(인쇄 회로 보드) 레이아웃 고려 사항을 포함하여, EOS(전기적 과도 스트레스)와 200A eFuse 엔터프라이즈 서버 애플리케이션의 과도 보호 부품을 위한 설계 프로세스에 대해 설명합니다.