2 프로세스 게인이란?

이전 형태의 고속 신호 체인 라인 업에는 단일 채널당 전력을 소비하는 데 사용되는 ADC, 그리고 모든 컨버터 데이터를 유용한 형식으로 캡처, 필터링 및 처리하는 FPGA(필드 프로그래머블 게이트 어레이)가 있었습니다. 대부분의 설계자는 프로세스 게인이라는 접근 방식을 사용합니다. 이 접근 방식은 원치 않는 스퓨리어스와 잡음을 제거함으로써 주파수 계획에 도움이 되었을 뿐만 아니라, 나이퀴스트 영역 내에서 처리되는 대역폭을 제한하여 SNR(신호 대 잡음비) 측면에서 동적 범위를 "게인(얻는)"하는 것을 가능하게 했습니다. 표준 SNR 수식에 프로세스 게인 보정 인수를 추가하면 방정식 2과(와) 같은 결과가 발생합니다.

여기서 N은 ADC 비트의 수이고, Fs는 ADC 샘플링 주파수, BW는 나이퀴스트 영역 내의 관심 대역폭입니다.

ADC 및 디지털-아날로그 컨버터 기술에 모두 배포된 더 작은 프로세스 노드가 있기 때문에 대부분의 표준 FPGA 디지털 기능이 이제 ADC 내에 포함되어 있습니다. 몇 가지 예로는 DDC(디지털 다운 컨버터), NCO(숫자 제어 오실레이터), 주파수 호핑이 있습니다. 이러한 기능은 FPGA 처리를 오프로드하는 데 큰 도움이 되어 내부 리소스를 다른 곳에서 사용할 수 있습니다.