3 주파수 계획을 세우는 이유

ADC를 사용하여 시스템을 설계할 때 적절한 주파수 계획은 중요한 단계입니다. 주파수 계획을 통해 ADC의 동적 범위의 효율적인 활용을 보장하고 원치 않는 스퓨리어스 신호를 최소화할 수 있으며, 이는 SDR 시스템 또는 고밀도 RF 신호 체인과 같은 고성능 애플리케이션에 매우 중요합니다.

주파수 계획에서 필수적인 한 가지 측면은 ADC의 동적 범위를 최적화하는 것입니다. 아날로그 도메인의 각 추가 신호는 ADC의 사용 가능한 입력 신호 전력 예산의 일부를 소비하여 전체 동적 범위 기능을 줄입니다. 적절한 주파수 계획은 입력 주파수를 전략적으로 배치하여 사용 가능한 동적 범위를 극대화함으로써 ADC가 그 기능을 완전히 발휘하도록 합니다. 이 접근 방식에는 샘플링되는 대역에서 원치 않는 스퍼와 고조파가 나타나는 위치를 고려하여 관심 신호와 스퓨리어스 신호가 중첩되지 않도록 하는 것이 포함됩니다.

또 다른 중요한 측면은 고조파 및 인터리빙 아티팩트 등 ADC에서 생성된 고유의 스퓨리어스 신호를 관리하는 것입니다. 주파수 계획은 이러한 스퓨리어스 신호가 관심 대역에서 벗어났을 때 성공이라고 볼 수 있습니다. 특히 데이터가 샘플링된 후 디지털 필터링을 사용하지 않는 시스템에서 더욱 그렇습니다. 또한 주파수 계획은 클로킹 관련 스퍼의 영향을 최소화하는 데에도 도움을 줍니다. 예를 들어 채널 절연이 부족한 클로킹 장치에서 나타나는 스퍼가 있으며, 이는 고밀도 클록 분배 솔루션을 사용하는 큰 요소 시스템에서 특히 문제가 됩니다.

인터리빙 스퍼 관리 역시 인터리브 ADC가 포함된 시스템에서 고려해야 할 부분으로, 여러 ADC 코어가 공통 입력 신호를 직교로 샘플링하여 샘플링 속도와 나이퀴스트 영역을 효과적으로 두 배로 늘립니다. 그러나 이 인터리빙은 Fs/2-Fin에서 스퓨리어스 톤을 발생시킵니다. 또한 더 높은 인터리빙 인수를 사용하는 시스템에서는 이 동일한 Fs/2-Fin 스퍼가 "새로운" Fs/2-Fin에 의해 다시 변조됩니다. 따라서 새 Fin이 인터리브 Fs/2-Fin 스퍼로 구성되게 됩니다. 이는 발생한 스퍼 수가 단일 인터리빙 인수에 비해 훨씬 높아진다는 것을 의미합니다. 주파수 계획을 사용하면 아날로그 필터링 또는 디지털 데시메이션 필터(더 나은 방법)를 활용하여 이러한 스퍼를 완화하고 복잡한 아날로그 신호 체인을 설계할 필요 없이 크게 줄일 수 있습니다. 이 접근 방식은 선택한 영역으로의 순간 대역폭을 감소시키면서도 더 나은 동적 범위와 더 깨끗한 신호 성능을 보장합니다.