Clocks & timing Clock buffers

Clocks & timing

클록 버퍼로 클록 트리 설계 간소화

시스템 복잡성을 최소화하는 낮은 가산 지터 및 스큐 디바이스

TI의 광범위한 클록 버퍼 포트폴리오는 낮은 가산 지터 성능, 낮은 출력 스큐 및 LVCMOS, LVDS, LVPECL 및 HCSL을 포함한 업계 표준 출력 형식을 위한 높은 작동 온도 범위를 지원합니다. 이러한 버퍼는 광범위한 성능 지향 및 비용에 민감한 애플리케이션에 사용하도록 최적화되었습니다.

단일 종단 버퍼

사용이 간편한 단일 종단 버퍼로 설계를 최적화하고 LVCMOS 클록 소스의 여러 복사본을 생성할 수 있습니다. 이러한 버퍼는 최대 350MHz까지 주파수를 지원하고, 100fs RMS의 가산 지터 및 1.5 ~ 3.3V의 전원 공급 장치를 지원합니다.

차동 버퍼

차동 버퍼를 사용하여 LVDS, LVPECL, HCSL 및 CML에 대한 여러 출력 주파수를 생성합니다. 이러한 버퍼는 최대 3.2GHz까지 주파수를 지원하고, 100fs RMS(일반)의 가산 지터 및 2.5 ~ 3.3V의 전원 공급 장치를 지원합니다.

구성 가능한 버퍼

구성 가능한(핀 프로그래머블) 클록 버퍼로 다양한 프로토콜을 위해 여러 출력 주파수를 생성합니다. 이러한 버퍼는 입력 및 출력 형식을 위한 범용 지원과 30fs RMS 미만의 가산 지터를 지원합니다.

특수 버퍼

제로 지연 버퍼, DDR 메모리 버퍼 및 디바이스 버퍼를 포함하여 가산 지터가 낮은 특별 버퍼 포트폴리오로 산업 및 메모리 애플리케이션의 시스템 설계를 최적화할 수 있습니다.

주요 클록 버퍼

LMK1D1208

8개의 범용 입력, 8개의 LVDS 출력을 지원하는 팬아웃 버퍼, 1.8/2.5/3.3V 공급 전압 지원, 50fs(RMS) 미만의 가산 지터 및 CDCLVD1208 역호환성.

LMK1C1106

6개의 LVCMOS 출력을 지원하는 팬아웃 버퍼, 1.8/2.5/3.3V 공급 전압 지원, 50fs(RMS) 미만의 가산 지터 및 CDCLVC1106 역호환성.

LMK1C1108

8개의 LVCMOS 출력을 지원하는 팬아웃 버퍼, 1.8/2.5/3.3V 공급 전압 지원, 50fs(RMS) 미만의 가산 지터 및 CDCLVC1108 역호환성.

CDCDB800

8개의 LP-HCSL 출력, DB800ZL 호환 풋프린트, SMBus를 통한 개별 출력 활성화/비활성화가 가능한 팬아웃 버퍼.

주요 기술 문서

How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer

저지터 LVCMOS 팬아웃 버퍼의 CDCLVC11xx 제품군을 사용하여 외부 RC 네트워크를 구현하여 최대 1.8V 전압 수준으로 입력 신호를 지원하는 방법을 알아보십시오.

AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C)

이 애플리케이션 보고서에서 다양한 로직 레벨 특히 LVPECL, LVDS, HSTL 및 CML 간 조정을 위해 사용되는 AC 커플링 기술을 참조하십시오.

Clocking Design Guidelines: Unused Pins

이 지침을 디바이스 데이터 시트의 보충 자료로 활용해서 사용되지 않는 디바이스 핀에 대한 세부 정보를 확인하십시오.

기술 문서

주요 클록 버퍼 기술 문서