SN74HC109

Name: SN74HC109
Brand: TI
SKU: SN74HC109
Price: 0.179 USD

AKTIV

Zweifache positiv flankengesteuerte J-K-Flipflops mit Clear und Preset

Jetzt bestellen

Datenblatt

document-pdfAcrobat SNx4HC109 Dual J-K Positive-Edge-Triggered Flip-Flops With Clear and Preset datasheet (Rev. C) (Englisch) PDF | HTML

SN74HC109

AKTIV

Datenblatt

Jetzt bestellen

Produktdetails

Number of channels

Technology family

Supply voltage (min) (V)

Supply voltage (max) (V)

Input type

LVTTL/CMOS

Output type

Push-Pull

Clock frequency (MHz)

Supply current (max) (µA)

IOL (max) (mA)

IOH (max) (mA)

-4

Features

Balanced outputs, Clear, High speed (tpd 10-50ns), Positive edge triggered, Positive input clamp diode, Preset

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Number of channels

Technology family

Supply voltage (min) (V)

Supply voltage (max) (V)

Input type

LVTTL/CMOS

Output type

Push-Pull

Clock frequency (MHz)

Supply current (max) (µA)

IOL (max) (mA)

IOH (max) (mA)

-4

Features

Balanced outputs, Clear, High speed (tpd 10-50ns), Positive edge triggered, Positive input clamp diode, Preset

Operating temperature range (°C)

-40 to 85

Rating

Catalog

PDIP (N)

181.42 mm² 19.3 x 9.4

SOIC (D)

59.4 mm² 9.9 x 6

SOP (NS)

79.56 mm² 10.2 x 7.8

Wide operating voltage range of 2 V to 6 V
Low input current of 1 µA max
High-current outputs drive up to 10 LSTTL loads
Low power consumption, 40-µA max I_CC
Typical t_pd = 12 ns
±4-mA output drive at 5 V

Wide operating voltage range of 2 V to 6 V
Low input current of 1 µA max
High-current outputs drive up to 10 LSTTL loads
Low power consumption, 40-µA max I_CC
Typical t_pd = 12 ns
±4-mA output drive at 5 V

filter

Andere JK-Flipflops suchen

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star

=Von TI ausgewählte Top-Empfehlungen für dieses Produkt

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.

Alle anzeigen 15

Top-Dokumentation	Typ	Titel	Format-Optionen	Datum
*	Data sheet	SNx4HC109 Dual J-K Positive-Edge-Triggered Flip-Flops With Clear and Preset datasheet (Rev. C)	PDF \| HTML	30 Jun 2022
	Selection guide	Logic Guide (Rev. AC)	PDF \| HTML	13 Nov 2025
	Application note	Power-Up Behavior of Clocked Devices (Rev. B)	PDF \| HTML	15 Dez 2022
	Application note	Implications of Slow or Floating CMOS Inputs (Rev. E)		26 Jul 2021
	Application note	Understanding and Interpreting Standard-Logic Data Sheets (Rev. C)		02 Dez 2015
	User guide	LOGIC Pocket Data Book (Rev. B)		16 Jan 2007
	Application note	Semiconductor Packing Material Electrostatic Discharge (ESD) Protection		08 Jul 2004
	User guide	Signal Switch Data Book (Rev. A)		14 Nov 2003
	Application note	TI IBIS File Creation, Validation, and Distribution Processes		29 Aug 2002
	Application note	CMOS Power Consumption and CPD Calculation (Rev. B)		01 Jun 1997
	Application note	Designing With Logic (Rev. C)		01 Jun 1997
	Application note	Input and Output Characteristics of Digital Integrated Circuits		01 Okt 1996
	Application note	Live Insertion		01 Okt 1996
	Application note	SN54/74HCT CMOS Logic Family Applications and Restrictions		01 Mai 1996
	Application note	Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc		01 Apr 1996

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

14-24-LOGIC-EVM — Generisches Logikprodukt-Evaluierungsmodul für 14-polige bis 24-polige D-, DB-, DGV-, DW-, DYY-, NS-

Das 14-24-LOGIC-EVM-Evaluierungsmodul (EVM) ist für die Unterstützung aller Logikgeräte konzipiert, die sich in einem 14-Pin- bis 24-Pin-D-, DW-, DB-, NS-, PW-, DYY- oder DGV-Gehäuse befinden.

Benutzerhandbuch: PDF | HTML