Home Energiemanagement Mehrkanal-ICs (PMICs)

TPS51200

AKTIV

3A Senken/Quell-DDR-Abschlussregler mit gepufferter VTTREF-Referenz für DDR2, DDR3, DDR3L und DDR4

Produktdetails

Product type DDR Vin (min) (V) 1.1 Vin (max) (V) 3.5 Vout (max) (V) 1.8 Features S3/S5 Support Rating Catalog Operating temperature range (°C) -40 to 85 Iq (typ) (mA) 0.5 DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3
Product type DDR Vin (min) (V) 1.1 Vin (max) (V) 3.5 Vout (max) (V) 1.8 Features S3/S5 Support Rating Catalog Operating temperature range (°C) -40 to 85 Iq (typ) (mA) 0.5 DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3
VSON (DRC) 10 9 mm² (3 mm × 3 mm)
  • Input voltage: supports 2.5v rail and 3.3v rail
  • VLDOIN voltage range: 1.1V to 3.5V
  • Sink and source termination regulator includes droop compensation
  • Requires minimum output capacitance of 20µF (Typically 3 × 10µF MLCCs) for memory termination applications (DDR)
  • PGOOD to monitor output regulation
  • EN Input
  • REFIN input allows for flexible input tracking either directly or through resistor divider
  • Remote sensing (VOSNS)
  • ±10mA buffered reference (REFOUT)
  • Built-in soft start, UVLO, and OCL
  • Thermal shutdown
  • Supports DDR, DDR2, DDR3, DDR3L, low-power DDR3, and DDR4 VTT applications
  • 10-Pin VSON package with thermal pad
  • Input voltage: supports 2.5v rail and 3.3v rail
  • VLDOIN voltage range: 1.1V to 3.5V
  • Sink and source termination regulator includes droop compensation
  • Requires minimum output capacitance of 20µF (Typically 3 × 10µF MLCCs) for memory termination applications (DDR)
  • PGOOD to monitor output regulation
  • EN Input
  • REFIN input allows for flexible input tracking either directly or through resistor divider
  • Remote sensing (VOSNS)
  • ±10mA buffered reference (REFOUT)
  • Built-in soft start, UVLO, and OCL
  • Thermal shutdown
  • Supports DDR, DDR2, DDR3, DDR3L, low-power DDR3, and DDR4 VTT applications
  • 10-Pin VSON package with thermal pad

The TPS51200 device is a sink and source double data rate (DDR) termination regulator specifically designed for low input voltage, low-cost, low-noise systems where space is a key consideration.

The TPS51200 maintains a fast transient response and requires a minimum output capacitance of only 20µF. The TPS51200 supports a remote sensing function and all power requirements for DDR, DDR2, DDR3, DDR3L, Low-Power DDR3 and DDR4 VTT bus termination.

In addition, the TPS51200 provides an open-drain PGOOD signal to monitor the output regulation and an EN signal that can be used to discharge VTT during S3 (suspend to RAM) for DDR applications.

The TPS51200 is available in the thermally efficient 10-pin VSON thermal pad package, and is rated both Green and Pb-free. It is specified from –40°C to +85°C.

The TPS51200 device is a sink and source double data rate (DDR) termination regulator specifically designed for low input voltage, low-cost, low-noise systems where space is a key consideration.

The TPS51200 maintains a fast transient response and requires a minimum output capacitance of only 20µF. The TPS51200 supports a remote sensing function and all power requirements for DDR, DDR2, DDR3, DDR3L, Low-Power DDR3 and DDR4 VTT bus termination.

In addition, the TPS51200 provides an open-drain PGOOD signal to monitor the output regulation and an EN signal that can be used to discharge VTT during S3 (suspend to RAM) for DDR applications.

The TPS51200 is available in the thermally efficient 10-pin VSON thermal pad package, and is rated both Green and Pb-free. It is specified from –40°C to +85°C.

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 22
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt TPS51200 Sink and Source DDR Termination Regulator datasheet (Rev. E) PDF | HTML 05.09.2025
Anwendungshinweis LDO Noise Demystified (Rev. B) PDF | HTML 18.08.2020
Anwendungshinweis DDR VTT Power Solutions: A Competitive Analysis (Rev. A) 09.07.2020
Anwendungshinweis Point-of-Load Solutions for Data Center App Implementing VR13.HC Vccin Spec (Rev. A) PDF | HTML 08.01.2020
Auswahlhilfe Power Management Guide 2018 (Rev. R) 25.06.2018
Anwendungshinweis LDO PSRR Measurement Simplified (Rev. A) PDF | HTML 09.08.2017
Benutzerhandbuch TI Power Reference Design for Xilinx® Zynq 7000 (ZC702) (Rev. A) 16.12.2014
Prüfbericht TI Power Reference Design for Xilinx® Kintex®-7 (KC705) (Rev. A) 16.12.2014
Prüfbericht TI Power Reference Design for Xilinx(R) Virtex(R)-7 (VC709) (Rev. A) 16.12.2014
Prüfbericht PMP7977 Test Results (Rev. A) 11.06.2014
Prüfbericht TI Power Reference Design for Xilinx® Artix®-7 (AC701) 12.05.2014
Benutzerhandbuch PMP7977 User's Guide 11.09.2013
Weitere Dokumente Computing DDR DC-DC Power Solutions 22.08.2012
Anwendungshinweis Power Ref Design for TMS320C6472, 12-Vin Digital Pwr Cntrlrs, and LDOs (Rev. A) 24.05.2010
Anwendungshinweis Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs 28.04.2010
Anwendungshinweis Power Two Xilinx(TM) LX240 Virtex-6(TM) Devices 20.04.2010
Anwendungshinweis Power Ref Design for TMS320C6472 5Vin DC/DC Converters (1x C6472) 31.03.2010
Anwendungshinweis 'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472) 26.03.2010
Anwendungshinweis TMS320C6472 5V Input Pwr Design, Integrated FET DC/DC Converters and Controllers 26.03.2010
Anwendungshinweis Power Reference Design for the 'C6472, 12V DCDC Controllers, and LDOs 26.03.2010
Whitepaper Spartan 6 LX150T Modular Solution 14.10.2009
Benutzerhandbuch Virtex 6 LX130T Module design 27.08.2009

Design und Entwicklung

Lösungen für die Stromversorgung

Lösungen erkunden, die den TPS51200 umfassen. TI bietet Stromversorgungslösungen für Ein-Chip-Systeme (SoCs), Prozessoren, Mikrocontroller, Sensoren und feldprogrammierbare Gate-Arrays (FPGAs) von TI und von Fremdherstellern an.

Evaluierungsplatine

TPS51200EVM — TPS51200 DDR-Terminierungsregler mit Sinkquelle

Die TPS51200EVM-Evaluierungsplatine HPA322A dient zur Evaluierung der Leistung und der Eigenschaften des kostenoptimierten VTT-Terminierungsreglers TPS51200 für DDR/DDR2/DDR3/LP DDR3 von TI. Der TPS51200 ist für die Bereitstellung der richtigen Terminierungsspannung und einer gepufferten (...)

Benutzerhandbuch: PDF
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Simulationsmodell

TPS51200 PSpice Average Model

SLVM069.ZIP (30 KB) - PSpice-Modell
Unterstützte Produkte und Hardware
Simulationsmodell

TPS51200 PSpice Transient Model (Rev. A)

SLVM068 (36 KB) - PSpice-Modell
Unterstützte Produkte und Hardware
Simulationsmodell

TPS51200 TINA-TI Average Reference Design

SLUM150.TSC (755 KB) - TINA-TI-Referenzdesign
Unterstützte Produkte und Hardware
Simulationsmodell

TPS51200 TINA-TI Average Spice Model

SLUM151.ZIP (17 KB) - TINA-TI Spice-Modell
Unterstützte Produkte und Hardware
Simulationsmodell

TPS51200 TINA-TI Start-Up Transient Reference Design

SLUM148.TSC (127 KB) - TINA-TI-Referenzdesign
Unterstützte Produkte und Hardware
Simulationsmodell

TPS51200 TINA-TI Transient Spice Model

SLUM149.ZIP (18 KB) - TINA-TI Spice-Modell
Unterstützte Produkte und Hardware

Viele TI-Referenzdesigns beinhalten TPS51200

Mit unserem Referenzdesign-Auswahltool können Sie die für Ihre Anwendung und Ihre Parameter am besten geeigneten Designs durchsehen und ermitteln.

Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VSON (DRC) 10 Ultra Librarian

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos