GUI para el módulo de evaluación (EVM)
ADC32RF55EVM-GUI — ADC3xRF5xEVM GUI installer/configuration generator
ADC3xRF5xEVM GUI installer/configuration generator
ADC32RF55
ADC de muestreo de RF de 14 bits y 3 GSPS de doble canal con baja densidad espectral de ruido (NSD)
Hoja de datos
ADC32RF55
- 14-Bit, dual channel 2.6 to 3-GSPS ADC
- Noise spectral density:
- NSD = -155.6 dBFS/Hz (no AVG)
- NSD = -158.1 dBFS/Hz (2x AVG)
- NSD = -160.4 dBFS/Hz (4x AVG)
- Single core (non-interleaved) ADC architecture
- Aperture jitter: 50 fs
- Low close-in residual phase noise:
- -127 dBc/Hz at 10 kHz offset
- Spectral performance (f IN = 1 GHz, -4 dBFS):
- 2x internal averaging
- SNR: 62.3 dBFS
- SFDR HD2,3: 63 dBc
- SFDR worst spur: 85 dBFS
- Spectral performance (f IN = 1.8 GHz, -4 dBFS):
- 2x internal averaging
- SNR: 63 dBFS
- SFDR HD2,3: 68 dBc
- SFDR worst spur: 86 dBFS
- Input fullscale: 1.1 to 1.35 Vpp (2 to 3.5 dBm)
- Code error rate (CER): 10 -15
- Full power input bandwidth (-3 dB): 2.75 GHz
- JESD204B serial data interface
- Maximum lane rate: 13 Gbps
- Supports subclass 1 deterministic latency
- Digital down-converters
- Up to four DDC per ADC channel
- Complex output: 4x to 128x decimation
- 48-bit NCO phase coherent frequency hopping
- Fast frequency hopping: < 1 us
- Power consumption: 2.6 W/channel (2x AVG)
- Power supplies: 1.8 V, 1.2 V
The ADC32RF5x is a single core 14-bit, 2.6 GSPS to 3 GSPS, dual channel analog to digital converters (ADC) that supports RF sampling with input frequencies up to 3 GHz. The design maximizes signal-to-noise ratio (SNR) and delivers a noise spectral density of -155 dBFS/Hz. Using additional internal ADCs along with on-chip signal averaging, the noise density improves to -161 dBFS/Hz.
Each ADC channel can be connected to a quad-band digital down-converter (DDC) using a 48-bit NCO which supports phase coherent frequency hopping. Using the GPIO pins for NCO frequency control, frequency hopping can be achieved in less than 1 µs.
The ADC32RF54 and ADC32RF55 supports the JESD204B serial data interface with subclass 1 deterministic latency using data rates up to 13 Gbps.
The power efficient ADC architecture consumes 2.1 W/ch at 3 Gsps and provides power scaling with lower sampling rates.
Productos similares que pueden interesarle
Pin por pin con la misma funcionalidad que el dispositivo comparado
Documentación técnica
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 7 | Tipo | Título | Fecha | ||
|---|---|---|---|---|
| * | Data sheet | ADC32RF5x Dual Channel 14-bit 2.6 to 3-GSPS RF Sampling Data Converter datasheet (Rev. B) | PDF | HTML | 21 ago 2023 |
| Analog Design Journal | Sampling around Nyquist holes in high-speed converters | PDF | HTML | 16 may 2025 | |
| Application note | Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends | PDF | HTML | 28 mar 2025 | |
| Application note | Evaluating High-Speed, RF ADC Converter Front-end Architectures | PDF | HTML | 26 mar 2025 | |
| Analog Design Journal | Exploring fast frequency hopping in RF sampling data converters in test and measurement applications | PDF | HTML | 09 sep 2024 | |
| Application note | Improve SFDR Using Calibration in High-Speed ADCs | PDF | HTML | 19 jun 2023 | |
| Application note | Getting the Most of Your Data Converter Clocking System Using LMX1204 | PDF | HTML | 23 jun 2022 |
Diseño y desarrollo
Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.
Placa de evaluación
ADC32RF55EVM — Módulo de evaluación ADC32RF55 para ADC de muestreo de RF de 14 bits y 3 GSPS de doble canal con baj
El módulo de evaluación (EVM) ADC32RF55 está diseñado para evaluar la familia ADC32RF55 de convertidores analógico-digitales (ADC) de alta velocidad. El EVM está eu con el ADC32RF55, un ADC de 3 GSPS de doble canal y 14 bits con interfaz JESD204B y permite la evaluación de todos los dispositivos (...)
Herramienta de simulación
PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI
PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
| Encapsulado | Pines | Símbolos CAD, huellas y modelos 3D |
|---|---|---|
| VQFNP (RTD) | 64 | Ultra Librarian |
Pedidos y calidad
Información incluida:
- RoHS
- REACH
- Marcado del dispositivo
- Acabado de plomo/material de la bola
- Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
- Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
- Contenido del material
- Resumen de calificaciones
- Monitoreo continuo de confiabilidad
Información incluida:
- Lugar de fabricación
- Lugar de ensamblaje
Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.
Soporte y capacitación
Foros de TI E2E™ con asistencia técnica de los ingenieros de TI
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI.