Inicio Lógica y traducción de voltaje Compuertas lógicas Compuertas NAND
Inicio
Lógica y traducción de voltaje
Compuertas lógicas
Compuertas NAND

CD74HCT10

NO RECOMENDADO PARA NUEVOS DISEÑOS
Haga su pedido ahora
Hoja de datos
CD74HCT10 no se recomienda para nuevos diseños
Este producto sigue estando disponible para los clientes existentes. Los nuevos diseños deben considerar un producto alternativo.
open-in-new Comparar alternativas
Funcionalidad similar a la del dispositivo comparado
SN74ACT10 ACTIVO Puerta NAND de 3 canales y 3 entradas, de 1.5 V a 6 V y fuerza de accionamiento de 24 mA con entrada Voltage range 4.5V to 5.5V, average propagation delay 8ns, average drive strength 24mA

CD74HCT10

NO RECOMENDADO PARA NUEVOS DISEÑOS
Hoja de datos Haga su pedido ahora

Detalles del producto

Technology family HCT Number of channels 3 Inputs per channel 3 IOL (max) (mA) 4 IOH (max) (mA) -4 Input type TTL-Compatible CMOS Output type Push-Pull Features High speed (tpd 10-50ns) Data rate (max) (Mbps) 25 Rating Catalog Operating temperature range (°C) -55 to 125
Technology family HCT Number of channels 3 Inputs per channel 3 IOL (max) (mA) 4 IOH (max) (mA) -4 Input type TTL-Compatible CMOS Output type Push-Pull Features High speed (tpd 10-50ns) Data rate (max) (Mbps) 25 Rating Catalog Operating temperature range (°C) -55 to 125
PDIP (N) 14 181.42 mm² (19.3 mm × 9.4 mm) SOIC (D) 14 51.9 mm² (8.65 mm × 6 mm)
  • LSTTL input logic compatible
    • VIL(max) = 0.8 V, VIH(min) = 2 V
  • CMOS input logic compatible
    • II ≤ 1 µA at VOL, VOH
  • Buffered inputs
  • 4.5 V to 5.5 V operation
  • Wide operating temperature range: -55°C to +125°C
  • Supports fanout up to 10 LSTTL loads
  • Significant power reduction compared to LSTTL logic ICs
  • LSTTL input logic compatible
    • VIL(max) = 0.8 V, VIH(min) = 2 V
  • CMOS input logic compatible
    • II ≤ 1 µA at VOL, VOH
  • Buffered inputs
  • 4.5 V to 5.5 V operation
  • Wide operating temperature range: -55°C to +125°C
  • Supports fanout up to 10 LSTTL loads
  • Significant power reduction compared to LSTTL logic ICs

This device contains three independent 3-input NAND gates. Each gate performs the Boolean function Y =  A ● B ● C in positive logic.

This device contains three independent 3-input NAND gates. Each gate performs the Boolean function Y =  A ● B ● C in positive logic.
filter Buscar otro/a Compuertas NAND
Descargar

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 1
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos CD54HCT10, CD74HCT10 High-Speed CMOS Logic Triple 3-Input NAND Gate datasheet 30/08/2019

Pedidos y calidad