SN74LV10A

ACTIVO

Puertas NAND de 3 canales, 3 entradas, 2 V a 5.5 V

Haga su pedido ahora

Hoja de datos

document-pdfAcrobat SN74LV10A Triple 3-Input Positive-NAND Gate datasheet (Rev. G) (Inglés) PDF | HTML

SN74LV10A

ACTIVO

Hoja de datos

Haga su pedido ahora

Detalles del producto

Technology family

LV-A

Number of channels

3

Inputs per channel

3

IOL (max) (mA)

12

IOH (max) (mA)

-12

Input type

Standard CMOS

Output type

Push-Pull

Features

Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns)

Data rate (max) (Mbps)

70

Rating

Catalog

Operating temperature range (°C)

-40 to 85

Technology family

LV-A

Number of channels

3

Inputs per channel

3

IOL (max) (mA)

12

IOH (max) (mA)

-12

Input type

Standard CMOS

Output type

Push-Pull

Features

Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns)

Data rate (max) (Mbps)

70

Rating

Catalog

Operating temperature range (°C)

-40 to 85

SOIC (D)

14

51.9 mm² (8.65 mm × 6 mm)

SOP (NS)

14

79.56 mm² (10.2 mm × 7.8 mm)

TSSOP (PW)

14

32 mm² (5 mm × 6.4 mm)

V_CC operation of 2 V to 5.5 V
Max t_pd of 7 ns at 5 V
Typical V_OLP (Output Ground Bounce) <0.8 V at V_CC = 3.3 V, T_A = 25°C
Typical V_OHV (Output V_OH Undershoot) >2.3 V at V_CC = 3.3 V, TA = 25°C
I_off Supports Partial-Power-Down Mode Operation
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

V_CC operation of 2 V to 5.5 V
Max t_pd of 7 ns at 5 V
Typical V_OLP (Output Ground Bounce) <0.8 V at V_CC = 3.3 V, T_A = 25°C
Typical V_OHV (Output V_OH Undershoot) >2.3 V at V_CC = 3.3 V, TA = 25°C
I_off Supports Partial-Power-Down Mode Operation
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

These triple 3-input positive-NAND gates are designed for 2 V to 5.5 V V_CC operation. The SN74LV10A devices perform the Boolean function Y = A • B • C in positive logic. These devices are fully specified for partial-power-down applications using I_off. The I_off circuitry disables the outputs, preventing damaging current backflow through the devices when they are powered down.

filter

Buscar otro/a Puertas NAND

Descargar Ver vídeo con transcripción Video

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.

Ver todo 1

Documentación principal	Tipo	Título	Opciones de formato	Descargar la versión más reciente en inglés	Fecha
*	Hoja de datos	SN74LV10A Triple 3-Input Positive-NAND Gate datasheet (Rev. G)	PDF \| HTML		15/03/2023

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

14-24-LOGIC-EVM — Módulo de evaluación genérico de productos lógicos para encapsulados D, DB, DGV, DW, DYY, NS y PW de

El módulo de evaluación (EVM) 14-24-LOGIC-EVM está diseñado para admitir cualquier dispositivo lógico que se encuentre en un encapsulado D, DW, DB, NS, PW, DYY o DGV de 14 a 24 pines.

Guía del usuario: PDF | HTML

Productos y hardware compatibles

En inventario

Límite:

Inicie sesión para hacer un pedido

lock

Iniciar sesión para ver el inventario

??asset.out-of-stock-ti_es_MX??

No disponible

Modelo de simulación