データシート
74AC11138
- 高速メモリ デコーダおよびデータ転送システムに適した設計
- 3 つのイネーブル入力を備え、カスケード接続やデータ受信を簡素化
- センター ピン VCC および GND 構成により、高速スイッチング ノイズを最小化
- EPIC ™ (Enhanced-Performance Implanted CMOS) 1µm プロセス
- 500mA (標準値) のラッチアップ耐性 (125℃時)
- プラスチック SOP (Small-Outline Package) (D) および TSSOP (Thin Shrink Small-Outline Package) (PW)、標準プラスチック 300mil DIP (Dual In-line Package) (N) を選択可能
74AC11138 の回路は、伝搬遅延時間を極めて短くする必要がある高性能メモリ デコーディングまたはデータ ルーティング用途向けに設計されています。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | 74AC11138 3 ライン入力 8 ライン出力、デコーダ / デマルチプレクサ データシート (Rev. C 翻訳版) | PDF | HTML | 英語版 (Rev.C) | PDF | HTML | 2024/07/01 |