パッケージ情報
| パッケージ | ピン数 NFBGA (ZDN) | 491 |
| 動作温度範囲 (℃) -40 to 105 |
| パッケージ数量 | キャリア 90 | JEDEC TRAY (5+1) |
AMIC120 の特徴
- ハイライト
- Sitara™
ARM®
Cortex®-A9 32ビットRISCプロセッサで、最高300MHz
- NEON™SIMDコプロセッサ およびベクトル浮動小数点(VFPv3)コプロセッサ
- 32KBのL1命令およびデータ・キャッシュ
- 256KBのL2キャッシュまたはL3 RAM
- 32ビットのLPDDR2、DDR3、DDR3Lをサポート
- 汎用メモリのサポート(NAND、NOR、SRAM): 最大16ビットのECCをサポート
- リアルタイム・クロック(RTC)
- 最大2つのUSB 2.0 High-Speed、デュアル・ロール(ホストまたはデバイス)ポート、PHY搭載
- 10、100、1000イーサネット・スイッチ、最大2ポートをサポート(このデバイスでは1ポートのみをピン配置)
- シリアル・インターフェイス
- 6つのUART、2つのMcASP、5つのMcSPI、3つのI2Cポート、1つのQSPI、1つのHDQまたは1線式
- セキュリティ
- 暗号化ハードウェア・アクセラレータ(AES、SHA、RNG、DES、3DES)
- 2つの12ビット逐次比較型(SAR) ADC
- 最大3つの32ビット拡張キャプチャ(eCAP)モジュール
- 最大3つの拡張直交エンコーダ・パルス(eQEP)モジュール
- 最大6つの拡張高分解能PWM (eHRPWM)モジュール
- Sitara™
ARM®
Cortex®-A9 32ビットRISCプロセッサで、最高300MHz
- MPUサブシステム
- 最高300MHzの処理速度を持つARM Cortex-A9 32ビットRISCマイクロプロセッサ
- 32KBのL1命令およびデータ・キャッシュ
- 256KBのL2キャッシュ(L3 RAMとしても構成可能)
- 256KBのオンチップ・ブートROM
- 64KBのオンチップRAM
- エミュレーションおよびデバッグ
- JTAG
- 組み込みトレース・バッファ
- 割り込みハンドラ
- オンチップ・メモリ（共有L3 RAM）
- 256KBの汎用オンチップ・メモリ・コントローラ(OCMC) RAM
- すべてのマスタからアクセス可能
- 高速ウェークアップ用の保持をサポート
- 最大512KBの合計内部RAM
(L3 RAMとして構成された256KBのARMメモリ + 256KBのOCMC RAM)
- 外部メモリ・インターフェイス(EMIF)
- DDRコントローラ
- LPDDR2: 266MHzクロック(データ速度LPDDR2-533)
- DDR3およびDDR3L: 400MHzクロック(データ速度DDR-800)
- 32ビット・データ・バス
- 合計2GBのアドレッシング可能領域
- 1つのx32、2つのx16、または4つのx8メモリ・デバイス構成をサポート
- DDRコントローラ
- 汎用メモリ・コントローラ(GPMC)
- 柔軟な8および16ビットの非同期メモリ・インターフェイスと、最大7つのチップ・セレクト(NAND、NOR、Muxed-NOR、SRAM)
- BCHコードを使用して4、8、または16ビットECCをサポート
- ハミング・コードを使用して1ビットECCをサポート
- エラー特定モジュール(ELM)
- GPMCと組み合わせて使用すると、BCHアルゴリズムで生成されたシンドローム多項式により、データ・エラーのアドレスを特定可能
- BCHアルゴリズムに基づいて、512バイトのブロックごとに4、8、または16ビットのエラーを特定可能
- プログラマブル・リアルタイム・ユニット・サブシステムおよび産業用通信サブシステム（PRU-ICSS）
- 各種のプロトコルをサポート: EtherCAT®、 PROFIBUS®、 PROFINET®、 EtherNet/IP™、EnDat 2.2など
- 2つのプログラム可能リアルタイム・ユニット(PRU)サブシステム、それぞれに2つのPRUコアを搭載
- 各コアは32ビットのロード・アンド・ストアRISCプロセッサで、200MHzで実行可能
- 単一エラーの検出機能(パリティ)付きの、12KB (PRU-ICSS1)または4KB (PRU-ICSS0)の命令RAM
- 単一エラーの検出機能(パリティ)付きの、8KB (PRU-ICSS1)または4KB (PRU-ICSS0)のデータRAM
- 64ビット・アキュムレータを備えたシングル・サイクル32ビット乗算器
- 拡張GPIOモジュールにより、シフトイン/シフトアウトおよび外部信号の並列ラッチをサポート
- 単一エラーの検出機能(パリティ)付きの、12KB (PRU-ICSS1のみ)の共有RAM
- 各PRUからアクセス可能な3つの120バイト・レジスタ・バンク
- システム入力イベント処理用の、割り込みコントローラ(INTC)モジュール
- 内部および外部マスタをPRU-ICSS内部のリソースに接続する、ローカル相互接続バス
- PRU-ICSS内部のペリフェラル
- 最大12Mbpsをサポートする、1つのフロー制御ピン付きUARTポート
- 1つのeCAPモジュール
- EtherCATなどの産業用イーサネットをサポートする、2つのMIIイーサネット・ポート
- 1つのMDIOポート
- 2つのPRU-ICSSサブシステムにより産業用通信をサポート
- 電源、リセット、クロック管理(PRCM)モジュール
- ディープ・スリープ・モードの開始と終了を制御
- スリープ・シーケンス、電力ドメインのスイッチオフ・シーケンス、ウェークアップ・シーケンス、電力ドメインのスイッチオン・シーケンスを制御
- クロック
- 高周波発振器を搭載し、各種のシステムおよびペリフェラル・クロック用のリファレンス・クロック(19.2、24、25、26MHz)を生成
- 個別のクロックのイネーブル/ディセーブル制御をサポートしているため、サブシステムおよびペリフェラルでの消費電力低減を促進
- 5つのADPLLによりシステム・クロック(MPUサブシステム、DDRインターフェイス、USB、ペリフェラル [MMCおよびSD、UART、SPI、I2C]、L3、L4)を生成
- 電源
- 2つの切り替え不可電力ドメイン(RTCおよびウェークアップ・ロジック[WAKE-UP])
- 2つの切り替え可能電力ドメイン(MPUサブシステム、ペリフェラルとインフラストラクチャ [PER])
- 動的電圧周波数スケーリング(DVFS)
- リアルタイム・クロック(RTC)
- リアルタイムの日付(日、月、年、曜日)および時刻(時、分、秒)情報
- 32.768kHz発振器、RTCロジック、1.1V内部LDOを内蔵
- 独立のパワー・オン・リセット(RTC_PWRONRSTn)入力
- 外部ウェーク・イベント用の専用入力ピン(RTC_WAKEUP)
- プログラム可能なアラームを使用して、ウェークアップ用にPRCMへ、またはイベント通知用にCortex-A9への内部割り込みを生成可能
- プログラム可能なアラームと外部出力(RTC_PMIC_EN)を使用して、電力管理ICをイネーブルし、RTC以外の電力ドメインを復元可能
- ペリフェラル
- 最大2つのUSB 2.0 High-Speed、デュアル・ロール(ホストまたはデバイス)ポート、PHY搭載
- 最大2つの産業用ギガビット・イーサネットMAC
(10、100、1000Mbps)- 内蔵スイッチ
- MACはMII、RMII、RGMII、MDIOインターフェイスをサポート
- イーサネットのMACおよびスイッチは他の機能と独立して動作可能
- IEEE 1588v2高精度時刻プロトコル(PTP)
- 最大2つのCANポート
- CANバージョン2パートAおよびBをサポート
- 最大2つのマルチチャネル・オーディオ・シリアル・ポート(McASP)
- 最高50MHzの送信および受信クロック
- McASPポートごとに最大4つのシリアル・データ・ピン、個々に独立したTXおよびRXクロック
- 時分割多重化(TDM)、IC間サウンド(I2S)、および類似のフォーマットをサポート
- デジタル・オーディオ・インターフェイス送信(SPDIF、IEC60958-1、AES-3フォーマット)をサポート
- 送受信用FIFOバッファ(256バイト)
- 最大6つのUART
- すべてのUARTがIrDAおよびCIRモードをサポート
- すべてのUARTがRTSおよびCTSフロー制御をサポート
- UART1は完全なモデム制御をサポート
- 最大5つのマスタおよびスレーブMcSPI
- McSPI0～McSPI2は最大4つのチップ・セレクトをサポート
- McSPI3およびMcSPI4は最大2つのチップ・セレクトをサポート
- 最高48MHz
- 1つのクワッドSPI
- シリアルNOR FLASHからのXIP (eXecute In Place)をサポート
- 1つのDallas 1-Wire®およびHDQシリアル・インターフェイス
- 最大3つのMMC、SD、SDIOポート
- 1、4、8ビットMMC、SD、SDIOモード
- すべてのポートが1.8～3.3Vで動作
- 最高48MHzのクロック
- カード検出と書き込み保護をサポート
- MMC4.3とSDおよびSDIO 2.0仕様に準拠
- 最大3つのI2Cマスタおよびスレーブ・インターフェイス
- 標準モード(最高100kHz)
- ファースト・モード(最高400kHz)
- 最大6バンクの汎用I/O (GPIO)
- バンクごとに32のGPIO (他の機能ピンと多重化)
- GPIOは割り込み入力として使用可能(バンクごとに最大2つの割り込み入力)
- 最大3つの外部DMAイベント入力、割り込み入力としても使用可能
- 12個の32ビット汎用タイマ
- DMTIMER1は1msタイマで、オペレーティング・システム(OS)のティックに使用
- DMTIMER4～DMTIMER7はピン出力
- 1つのパブリック・ウォッチドッグ・タイマ
- 1つのフリーランニング高分解能32kHzカウンタ(synctimer32K)
- 2つの12ビットSAR ADC (ADC0、ADC1)
- 毎秒867Kサンプル
- 入力は、8:1アナログ・スイッチにより多重化された8つのアナログ入力のどれからでも選択可能
- 最大3つの32ビットeCAPモジュール
- 3つのキャプチャ入力、または3つの補助PWM出力として構成可能
- 最大6つの拡張eHRPWMモジュール
- 専用の16ビットの時間ベース・カウンタ、時間および周波数の制御機能付き
- 6つのシングル・エンド、6つのデュアル・エッジ対称型、または3つのデュアル・エッジ非対称型出力として構成可能
- 最大3つの32ビットeQEPモジュール
- デバイス識別情報
- 電気ヒューズ・ファーム(FuseFarm)を出荷時にプログラム可能
- 製造ID
- デバイス部品番号(固有のJTAG ID)
- デバイスのリビジョン(ホストのARMから読み取り可能)
- 電気ヒューズ・ファーム(FuseFarm)を出荷時にプログラム可能
- デバッグ・インターフェイスのサポート
- ARM (Cortex-A9およびPRCM)およびPRU-ICSSデバッグ用のJTAGおよびcJTAG
- リアルタイム・トレース・ピンのサポート(Cortex-A9用)
- 64KBの組み込みトレース・バッファ(ETB)
- デバイスの境界スキャンをサポート
- IEEE 1500をサポート
- DMA
- オンチップの拡張DMAコントローラ(EDMA)に、3つのサードパーティー転送コントローラ(TPTC)および1つのサードパーティー・チャネル・コントローラ(TPCC)を搭載し、最大64のプログラム可能な論理チャネルおよび8つのQDMAチャネルをサポート
- EDMAは次の目的に使用
- オンチップ・メモリとの間の転送
- 外部ストレージ(EMIF、GPMC、スレーブ・ペリフェラル)との間の転送
- プロセッサ間通信(IPC)
- Cortex-A9、PRCM、およびPRU-ICSS間のプロセス同期のため、IPCおよびスピンロック用のハードウェア・ベースのメールボックスを内蔵
- ブート・モード
- ブート・モードは、PWRONRSTnリセット入力ピンの立ち上がりエッジでラッチされるブート構成ピンにより選択
- パッケージ
- 491ピンのBGAパッケージ(17mm×17mm) (ZDN接尾辞)、ボール・ピッチ0.65mm、チャネル・アレイ・テクノロジにより低コストの配線が可能
AMIC120 に関する概要
TI AMIC120 高性能プロセッサは、ARM Cortex-A9コアを基礎としています。
これらのプロセッサは、EtherCAT、PROFIBUS、EnDatなどの工業用通信プロトコルを含む、決定論的なリアルタイム処理機能用のコプロセッサが搭載されています。これらのデバイスは、高レベルのオペレーティング・システム(HLOS)をサポートしています。 Linux®は、TIから無料で入手できます。他のHLOSは、TIのDesign Networkおよびエコシステム・パートナーから入手できます。
これらのデバイスは、性能の低いARMコアをベースにするシステムをアップグレードするため使用でき、QSPI-NORやLPDDR2などのメモリ・オプションも含めて、ペリフェラルも更新されています。
これらのプロセッサには、機能ブロック図に示すサブシステムが含まれています。以下で簡単に説明します。
プログラム可能なリアルタイム・ユニット・サブシステムと、工業用通信サブシステム(PRU-ICSS)はARMコアと分離されており、独立に動作およびクロック供給を行えるため、効率性と柔軟性が向上しています。PRU-ICSSにより、EtherCAT、PROFINET、EtherNet/IP、PROFIBUS、Ethernet Powerlink、Sercos、EnDat、その他の追加ペリフェラル・インターフェイスやリアルタイム・プロトコルが利用可能になります。PRU-ICSSにより、EnDatや他の工業用通信プロトコルが並列に動作できます。さらに、PRU-ICSSのプログラム可能な性質と、ピン、イベント、およびすべてのシステム・オン・チップ(SoC)リソースにアクセスできることから、高速でリアルタイムの応答、特化したデータ処理操作、カスタム・ペリフェラル・インターフェイスを柔軟に実装でき、SoCの他のプロセッサ・コアをタスクの負荷から解放できます。
高性能の相互接続により、複数のイニシエータから内部および外部のメモリ・コントローラやオンチップ・ペリフェラルへ、高帯域のデータ転送を行えます。また、このデバイスには包括的なクロック管理方式も用意されています。
オンチップのアナログ/デジタル・コンバータ(ADC1)は、パルス幅モジュールとの組み合わせにより、閉ループのモータ制御ソリューションを作成できます。
RTCは、別の電力ドメインに基準クロックを供給でき、バッテリでバックアップされた基準クロックを実現可能です。
暗号化アクセラレーションは、すべてのAMIC120デバイスで使用可能です。