パッケージ情報
| パッケージ | ピン数 VQFN (RGZ) | 48 |
| 動作温度範囲 (℃) -40 to 85 |
| パッケージ数量 | キャリア 2,500 | LARGE T&R |
LMK05318B の特徴
- デジタル・フェーズ・ロック・ループ (DPLL) ×1：
- ヒットレス・スイッチング：± 50ps の位相過渡応答
- プログラミング可能な Fastlock によるループ帯域幅
- 低コストの TCXO/OCXO を使用する規格準拠の同期およびホールドオーバー
- 業界をリードするジッタ性能を備えたアナログ・フェーズ・ロック・ループ (APLL) ×2：
- 312.5MHz で 50fs の RMS ジッタ (APLL1)
- 155.52MHz で 125fs の RMS ジッタ (APLL2)
- 基準クロック入力 ×2
- 優先度に基づく入力選択
- 基準喪失時のデジタル・ホールドオーバー
- 8 つのクロック出力 と プログラマブル・ドライバ付きの
- 最大 6 種類の出力周波数
- AC-LVDS、AC-CML、AC-LVPECL、HCSL、および1.8Vの LVCMOS 出力フォーマット
- 起動時のカスタム・クロック用 EEPROM/ROM
- 柔軟な構成オプション
- 入力 および出力で1Hz (1PPS)～800MHz
- XO/TCXO/OCXO 入力：10～100MHz
- DCO モード：0.001ppb/ステップ未満で高精度のクロック・ステアリングを実現 (IEEE 1588 PTP スレーブ)
- 高度なクロック監視およびステータス
- I2C または SPI インターフェイス
- PSNR：–83dBc (3.3V 電源で 50mVpp のノイズ)
- 3.3V 電源、1.8V、2.5V、または3.3V 出力
- 産業用温度範囲：-40℃～+85℃
LMK05318B に関する概要
LMK05318B は高性能のネットワーク・シンクロナイザ・クロックであり、ジッタ・クリーニング、クロック生成、高度なクロック監視、優れたヒットレス・スイッチング性能により、通信インフラおよび産業用機器の厳しいタイミング要件を満たすことができます。超低ジッタ・高PSNR (電源ノイズ除去性能) により、高速シリアル・リンクにおけるビット誤り率 (BER) を低減します。
TI 独自のバルク弾性波 (BAW) VCO テクノロジー により、XO および基準入力のジッタおよび周波数に関係なく、50fs の RMS ジッタで出力クロックを生成できます。