製品詳細

Function Clock network synchronizer Number of outputs 8 RMS jitter (fs) 50 Output frequency (Min) (MHz) 0.000001 Output frequency (Max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Output type LVDS, CML, LVPECL, HCSL, LVCMOS Supply voltage (Min) (V) 3.135 Supply voltage (Max) (V) 3.465 Features Integrated EEPROM, I2C, SPI, Pin programmable Operating temperature range (C) -40 to 85
Function Clock network synchronizer Number of outputs 8 RMS jitter (fs) 50 Output frequency (Min) (MHz) 0.000001 Output frequency (Max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Output type LVDS, CML, LVPECL, HCSL, LVCMOS Supply voltage (Min) (V) 3.135 Supply voltage (Max) (V) 3.465 Features Integrated EEPROM, I2C, SPI, Pin programmable Operating temperature range (C) -40 to 85
VQFN (RGZ) 48 49 mm² 7 x 7
  • デジタル・フェーズ・ロック・ループ (DPLL) ×1:
    • ヒットレス・スイッチング:± 50ps の位相過渡応答
    • プログラミング可能な Fastlock によるループ帯域幅
    • 低コストの TCXO/OCXO を使用する規格準拠の同期およびホールドオーバー
  • 業界をリードするジッタ性能を備えたアナログ・フェーズ・ロック・ループ (APLL) ×2:
    • 312.5MHz で 50fs の RMS ジッタ (APLL1)
    • 155.52MHz で 125fs の RMS ジッタ (APLL2)
  • 基準クロック入力 ×2
    • 優先度に基づく入力選択
    • 基準喪失時のデジタル・ホールドオーバー
  • 8 つのクロック出力 と プログラマブル・ドライバ付きの
    • 最大 6 種類の出力周波数
    • AC-LVDS、AC-CML、AC-LVPECL、HCSL、および1.8Vの LVCMOS 出力フォーマット
  • 起動時のカスタム・クロック用 EEPROM/ROM
  • 柔軟な構成オプション
    • 入力 および出力で1Hz (1PPS)~800MHz
    • XO/TCXO/OCXO 入力:10~100MHz
    • DCO モード:0.001ppb/ステップ未満で高精度のクロック・ステアリングを実現 (IEEE 1588 PTP スレーブ)
    • 高度なクロック監視およびステータス
    • I2C または SPI インターフェイス
  • PSNR:–83dBc (3.3V 電源で 50mVpp のノイズ)
  • 3.3V 電源、1.8V、2.5V、または3.3V 出力
  • 産業用温度範囲:-40℃~+85℃
  • デジタル・フェーズ・ロック・ループ (DPLL) ×1:
    • ヒットレス・スイッチング:± 50ps の位相過渡応答
    • プログラミング可能な Fastlock によるループ帯域幅
    • 低コストの TCXO/OCXO を使用する規格準拠の同期およびホールドオーバー
  • 業界をリードするジッタ性能を備えたアナログ・フェーズ・ロック・ループ (APLL) ×2:
    • 312.5MHz で 50fs の RMS ジッタ (APLL1)
    • 155.52MHz で 125fs の RMS ジッタ (APLL2)
  • 基準クロック入力 ×2
    • 優先度に基づく入力選択
    • 基準喪失時のデジタル・ホールドオーバー
  • 8 つのクロック出力 と プログラマブル・ドライバ付きの
    • 最大 6 種類の出力周波数
    • AC-LVDS、AC-CML、AC-LVPECL、HCSL、および1.8Vの LVCMOS 出力フォーマット
  • 起動時のカスタム・クロック用 EEPROM/ROM
  • 柔軟な構成オプション
    • 入力 および出力で1Hz (1PPS)~800MHz
    • XO/TCXO/OCXO 入力:10~100MHz
    • DCO モード:0.001ppb/ステップ未満で高精度のクロック・ステアリングを実現 (IEEE 1588 PTP スレーブ)
    • 高度なクロック監視およびステータス
    • I2C または SPI インターフェイス
  • PSNR:–83dBc (3.3V 電源で 50mVpp のノイズ)
  • 3.3V 電源、1.8V、2.5V、または3.3V 出力
  • 産業用温度範囲:-40℃~+85℃

LMK05318B は高性能のネットワーク・シンクロナイザ・クロックであり、ジッタ・クリーニング、クロック生成、高度なクロック監視、優れたヒットレス・スイッチング性能により、通信インフラおよび産業用機器の厳しいタイミング要件を満たすことができます。超低ジッタ・高PSNR (電源ノイズ除去性能) により、高速シリアル・リンクにおけるビット誤り率 (BER) を低減します。

TI 独自のバルク弾性波 (BAW) VCO テクノロジー により、XO および基準入力のジッタおよび周波数に関係なく、50fs の RMS ジッタで出力クロックを生成できます。

LMK05318B は高性能のネットワーク・シンクロナイザ・クロックであり、ジッタ・クリーニング、クロック生成、高度なクロック監視、優れたヒットレス・スイッチング性能により、通信インフラおよび産業用機器の厳しいタイミング要件を満たすことができます。超低ジッタ・高PSNR (電源ノイズ除去性能) により、高速シリアル・リンクにおけるビット誤り率 (BER) を低減します。

TI 独自のバルク弾性波 (BAW) VCO テクノロジー により、XO および基準入力のジッタおよび周波数に関係なく、50fs の RMS ジッタで出力クロックを生成できます。

ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
8 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMK05318B 超低ジッタ・クロック・ジェネレータ データシート (Rev. B 翻訳版) PDF | HTML 英語版をダウンロード (Rev.B) PDF | HTML 2021年 10月 5日
ユーザー・ガイド LMK05318B Register Programming Manual (Rev. A) 2021年 4月 1日
証明書 LMK05318BEVM EU Declaration of Conformity (DoC) 2020年 6月 3日
アプリケーション・ノート Clocking high-speed 56G PAM-4 serial links with LMK05318 (Rev. A) 2019年 2月 22日
アプリケーション・ノート ITU-T G.8262 Compliance Test Result for: LMK05318 (Rev. A) 2019年 2月 22日
アプリケーション・ノート Supported synchronization modes with LMK05318 (Rev. A) 2019年 2月 22日
ホワイト・ペーパー BAW Technology Enables Ultra-Low Jitter Network Synchronizer for Clocking Advanc 2019年 2月 17日
アプリケーション・ノート Jitter Cleaning with LMK05318 2019年 1月 16日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

LMK05318BEVM — ネットワーク・シンクロナイザ・クロックの評価基板

この製品は、LMK05318B ネットワーク・シンクロナイザ・クロック・デバイスの評価基板 (EVM) です。
迅速な評価、準拠試験、システム・プロトタイピングの目的で、この EVM を、フレキシブルな同期クロック供給源として使用することもできます。50Ω の試験機器とのインターフェイスを確立するために、複数の SMA ポートを通じて、LMK05318B のクロック入力や出力にアクセスすることができます。オンボードの XO (水晶発振器) オプションも付属していますが、お客様側でリワークを実施して XO/TCXO/OCXO (...)

ユーザー・ガイド: PDF
TI.com で取り扱いなし
アプリケーション・ソフトウェアとフレームワーク

TICSPRO-SW — TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェア

TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ・ロック・ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
シミュレーション・モデル

LMK05318 IBIS Model

SNAM226.ZIP (137 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
パッケージ ピン数 ダウンロード
VQFN (RGZ) 48 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ