データシート
SN74AUC1GU04
- Latch-Up Performance Exceeds 100 mA
Per JESD 78, Class II - ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)
- Available in the Texas Instruments
NanoFree™ Package - Optimized for 1.8-V Operation and Is 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
- Sub-1-V Operable
- Max tpd of 2.4 ns at 1.8 V
- Low Power Consumption, 10-µA Max ICC
- ±8-mA Output Drive at 1.8 V
- Unbuffered Output
- Ioff Supports Partial Power Down Mode and Back Drive Protection
This single inverter gate is operational at 0.8-V to 2.7-V VCC, but is designed specifically for 1.65-V to 1.95-V VCC operation.
The SN74AUC1GU04 device contains one inverter with an unbuffered output and performs the Boolean function Y = A.
NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN74AUC1GU04 Single Inverter Gate データシート (Rev. M) | PDF | HTML | 2017/06/08 | ||
| アプリケーション概要 | Generate a Clock Signal from a Crystal Oscillator | PDF | HTML | 2020/10/08 | |||
| アプリケーション・ノート | Use of the CMOS Unbuffered Inverter in Oscillator Circuits | 2003/11/06 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
5-8-LOGIC-EVM — 5 ～ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)
5 ～ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド:
PDF
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| DSBGA (YZP) | 5 | Ultra Librarian |
| SOT-23 (DBV) | 5 | Ultra Librarian |
| SOT-SC70 (DCK) | 5 | Ultra Librarian |