SN74AUP1G125

アクティブ

3 ステート出力、シングル、0.8V ~ 3.6V、低消費電力バッファ

製品詳細

Technology family AUP Number of channels 1 IOL (max) (mA) 4 Supply current (max) (µA) 0.9 IOH (max) (mA) -4 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
Technology family AUP Number of channels 1 IOL (max) (mA) 4 Supply current (max) (µA) 0.9 IOH (max) (mA) -4 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
DSBGA (YFP) 6 1.4000000000000001 mm² (— mm × — mm) SOT-SC70 (DCK) 5 4.2 mm² (2 mm × 2.1 mm) SOT-5X3 (DRL) 5 2.56 mm² (1.6 mm × 1.6 mm) DSBGA (YZP) 5 2.1875 mm² (— mm × — mm) X2SON (DSF) 6 1 mm² (1 mm × 1 mm) X2SON (DPW) 5 0.64 mm² (0.8 mm × 0.8 mm) USON (DRY) 6 1.45 mm² (1.45 mm × 1 mm) SOT-23 (DBV) 5 8.12 mm² (2.9 mm × 2.8 mm)
  • Available in the Texas Instruments NanoStar™ Package
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 4 pF Typical at 3.3 V)
  • Low Input Capacitance (CI = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot
    < 10% of VCC
  • Input-Disable Feature Allows Floating Input Conditions
  • Ioff Supports Partial-Power-Down Mode Operation
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at Input
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.6 ns Maximum at 3.3 V
  • Available in the Texas Instruments NanoStar™ Package
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 4 pF Typical at 3.3 V)
  • Low Input Capacitance (CI = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot
    < 10% of VCC
  • Input-Disable Feature Allows Floating Input Conditions
  • Ioff Supports Partial-Power-Down Mode Operation
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at Input
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.6 ns Maximum at 3.3 V

The SN74AUP1G125 bus buffer gate is a single line driver with a 3-state output. The output is disabled when the output-enable (OE) input is high. This device has the input-disable feature, which allows floating input signals.

To ensure the high-impedance state during power up or power down, OE must be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

The SN74AUP1G125 bus buffer gate is a single line driver with a 3-state output. The output is disabled when the output-enable (OE) input is high. This device has the input-disable feature, which allows floating input signals.

To ensure the high-impedance state during power up or power down, OE must be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品。
SN74LVC1G125 アクティブ 3 ステート出力、シングル、1.65V ~ 5.5V バッファ Voltage range 1.65V to 5.5V, average propagation delay 5.5ns, average drive strength 24mA
SN74AHC1G125 アクティブ シングル 2V ~ 5.5V バッファ、3 ステート出力 Voltage range 2V to 5.5V, average propagation delay 12ns, average drive strength 9mA

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート SN74AUP1G125 Low-Power Single Bus Buffer Gate With 3-State Output データシート (Rev. N) PDF | HTML 2017/07/10
アプリケーション概要 シュミット トリガについて (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2025/05/08
アプリケーション・ノート Designing and Manufacturing with TI's X2SON Packages 2017/08/23

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

5-8-LOGIC-EVM — 5 ~ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)

5 ~ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード

5-8-NL-LOGIC-EVM — 5 ~ 8 ピン の DPW、DQE、DRY、DSF、DTM、DTQ、DTT の各パッケージに対応する、ロジック IC と変換 IC 向けの汎用評価基板 (EVM)

DTT、DRY、DPW、DTM、DQE、DQM、DSF、DTQ の各パッケージに封止済みの任意のロジック デバイスまたは変換デバイスに対応する設計を採用した汎用 EVM (評価基板) です。フレキシブルな評価が可能な基板設計を採用しています。

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
シミュレーション・モデル

HSPICE Model for SN74AUP1G125

SCEJ267.ZIP (99 KB) - HSpice モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

SN74AUP1G125 Behavioral SPICE Model

SCEM689.ZIP (7 KB) - PSpice モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

SN74AUP1G125 IBIS Model (Rev. B)

SCEM460B.ZIP (79 KB) - IBIS モデル
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-00385 — ポータブル機器とスマートフォン向けのハイファイ オーディオ ヘッドホン再生リファレンス デザイン

ポータブル オーディオの再生ではハイファイ オーディオ ヘッドホンを使用するケースが増えており、高性能の DAC とヘッドホン アンプの需要が増加しています。このシステムは PCM5242 オーディオ DAC を使用して、USB、SPDIF、または光ファイバから入力されるデジタル オーディオ信号をアナログに変換します。高性能ヘッドホン アンプ TPA6120A2 を差動 DAC と組み合わせると、高い水準で音楽の鮮明で高品位な再生を可能にします。同時に、低ノイズのヘッドホン再生にとって重要なノイズ性能を業界トップクラスで実現します。この電源アーキテクチャは、3.3V (...)

サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-00403 — TLV320AIC3268 miniDSP CODEC を使用する超音波距離測定リファレンス デザイン

TIDA-00403 リファレンス デザインでは、TLV320AIC3268 の miniDSP 内のアルゴリズムを使用した超音波距離測定ソリューションのために、市販の評価基板を使用しています。TI の PurePath Studio (...)

サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
DSBGA (YFP) 6 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
DSBGA (YZP) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ