SN74CBTLV3251

アクティブ

3.3V、8:1、1 チャネル アナログ マルチプレクサ

製品詳細

Protocols Analog Configuration 8:1 Number of channels 1 Bandwidth (MHz) 200 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 6 OFF-state leakage current (max) (µA) 1 Ron (max) (mΩ) 40000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
Protocols Analog Configuration 8:1 Number of channels 1 Bandwidth (MHz) 200 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 6 OFF-state leakage current (max) (µA) 1 Ron (max) (mΩ) 40000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
VQFN (RGY) 16 14 mm² (4 mm × 3.5 mm) TSSOP (PW) 16 32 mm² (5 mm × 6.4 mm) SOIC (D) 16 59.4 mm² (9.9 mm × 6 mm) TVSOP (DGV) 16 23.04 mm² (3.6 mm × 6.4 mm) SSOP (DBQ) 16 29.4 mm² (4.9 mm × 6 mm)
  • 2 つのポート間を 5Ω スイッチで接続
  • データI/Oポートのレール ツー レール スイッチング
  • Ioff により部分的パワーダウン モード動作をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • 2 つのポート間を 5Ω スイッチで接続
  • データI/Oポートのレール ツー レール スイッチング
  • Ioff により部分的パワーダウン モード動作をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能

SN74CBTLV3251 は、8 入力から 1 つを選択する高速 FET マルチプレクサ / デマルチプレクサです。スイッチの ON 状態の抵抗が低いため、最小の伝播遅延で接続が可能です。選択入力 (S0、S1、S2) によって、データの流れが制御されます。出力イネーブル (OE) 入力が High になると、FET マルチプレクサ / デマルチプレクサは無効化されます。このデバイスは、Ioff を使用する部分的パワーダウン アプリケーション用に完全に動作が規定されています。Ioff 機能は、デバイスの電源がオフになっているときに、損傷を引き起こす可能性のある電流がデバイスを通じて逆流しないように設計されています。デバイスは、電源オフ時は絶縁されています。電源投入または電源切断時に高インピーダンス状態を確保するため、OE はプルアップ抵抗経由で VCC に結線する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

SN74CBTLV3251 は、8 入力から 1 つを選択する高速 FET マルチプレクサ / デマルチプレクサです。スイッチの ON 状態の抵抗が低いため、最小の伝播遅延で接続が可能です。選択入力 (S0、S1、S2) によって、データの流れが制御されます。出力イネーブル (OE) 入力が High になると、FET マルチプレクサ / デマルチプレクサは無効化されます。このデバイスは、Ioff を使用する部分的パワーダウン アプリケーション用に完全に動作が規定されています。Ioff 機能は、デバイスの電源がオフになっているときに、損傷を引き起こす可能性のある電流がデバイスを通じて逆流しないように設計されています。デバイスは、電源オフ時は絶縁されています。電源投入または電源切断時に高インピーダンス状態を確保するため、OE はプルアップ抵抗経由で VCC に結線する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート SN74CBLTV3251 低電圧 8 入力 1 選択 FET マルチプレクサ / デマルチプレクサ PDF | HTML PDF | HTML 2026/07/23
アプリケーション・ノート テキサス インスツルメンツの信号スイッチの選定 PDF | HTML PDF | HTML 2026/06/29
アプリケーション・ノート Multiplexers and Signal Switches Glossary (Rev. B) PDF | HTML 2021/12/01
アプリケーション概要 Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) PDF | HTML 2021/01/06

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

インターフェイス・アダプタ

LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダへのアダプタ

EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド ボードへの対応を可能にします。  TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。     

ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
インターフェイス・アダプタ

LEADLESS-ADAPTER1 — TI の 6、8、10、12、14、16、20 ピン リードレス パッケージのテスト向けの表面実装から DIP ヘッダへのアダプタ

EVM-LEADLESS1 ボードは、TI の一般的なリードレス パッケージによる迅速なテストとブレッド ボードへの対応を可能にします。  このボードには、TI の DRC、DTP、DQE、RBW、RGY、RSE、RSV、RSW RTE、RTJ、RUK、RUC、RUG、RUM、RUT、YZP 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントが用意されています。
ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
シミュレーション・モデル

SN74CBTLV3251 IBIS Model

SCDM071.ZIP (25 KB) - IBIS モデル
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RGY) 16 Ultra Librarian
TSSOP (PW) 16 Ultra Librarian
SOIC (D) 16 Ultra Librarian
TVSOP (DGV) 16 Ultra Librarian
SSOP (DBQ) 16 Ultra Librarian

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ