ホーム スイッチ/マルチプレクサ アナログ スイッチ / マルチプレクサ プロトコル / バス スイッチ / マルチプレクサ
ホーム
スイッチ/マルチプレクサ
アナログ スイッチ / マルチプレクサ
プロトコル / バス スイッチ / マルチプレクサ

SN74CBTLV3861-Q1

アクティブ

車載、3.3V、1:1 (SPST)、10 チャネル、汎用 FET バス スイッチ

ご注文はこちら
データシート

SN74CBTLV3861-Q1

アクティブ
データシート ご注文はこちら

製品詳細

Protocols Analog Configuration 1:1 SPST Number of channels 10 Bandwidth (MHz) 200 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Supply current (typ) (µA) 10 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 5 OFF-state leakage current (max) (µA) 1 Ron (max) (mΩ) 40000 VIH (min) (V) 1.7 VIL (max) (V) 0.8 Rating Automotive
Protocols Analog Configuration 1:1 SPST Number of channels 10 Bandwidth (MHz) 200 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Supply current (typ) (µA) 10 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 5 OFF-state leakage current (max) (µA) 1 Ron (max) (mΩ) 40000 VIH (min) (V) 1.7 VIL (max) (V) 0.8 Rating Automotive
TSSOP (PW) 24 49.92 mm² (7.8 mm × 6.4 mm)
  • Qualified for Automotive Applications
  • 5- Switch Connection Between Two Ports
  • Rail-to-Rail Switching on Data I/O Ports
  • Ioff Supports Partial-Power-Down Mode Operation
  • Flowthrough Architecture Optimizes PCB Layout
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • Qualified for Automotive Applications
  • 5- Switch Connection Between Two Ports
  • Rail-to-Rail Switching on Data I/O Ports
  • Ioff Supports Partial-Power-Down Mode Operation
  • Flowthrough Architecture Optimizes PCB Layout
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

The SN74CBTLV3861 provides ten bits of high-speed bus switching. The low on-state resistance of the switch allows connections to be made with minimal propagation delay.

The device is organized as one 10-bit bus switch. When output enable (OE) is low, the 10-bit bus switch is on, and port A is connected to port B. When OE is high, the switch is open, and the high-impedance state exists between the two ports.

This device is fully specified for partial-power-down applications using Ioff. The Ioff feature ensures that damaging current will not backflow through the device when it is powered down. The device has isolation during power off.

To ensure the high-impedance state during power up or power down, OE\ should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

The SN74CBTLV3861 provides ten bits of high-speed bus switching. The low on-state resistance of the switch allows connections to be made with minimal propagation delay.

The device is organized as one 10-bit bus switch. When output enable (OE) is low, the 10-bit bus switch is on, and port A is connected to port B. When OE is high, the switch is open, and the high-impedance state exists between the two ports.

This device is fully specified for partial-power-down applications using Ioff. The Ioff feature ensures that damaging current will not backflow through the device when it is powered down. The device has isolation during power off.

To ensure the high-impedance state during power up or power down, OE\ should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.
filter その他の プロトコル / バス スイッチ / マルチプレクサ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート Low-Voltage 10-Bit FET Bus Switch データシート (Rev. B) 2008/01/22
アプリケーション・ノート テキサス インスツルメンツの信号スイッチの選定 PDF | HTML PDF | HTML 2026/06/29
アプリケーション・ノート Multiplexers and Signal Switches Glossary (Rev. B) PDF | HTML 2021/12/01
アプリケーション概要 Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) PDF | HTML 2021/01/06
その他の技術資料 車載用ロジック・デバイス 英語版 2015/02/04

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

インターフェイス・アダプタ

LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダへのアダプタ

EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド ボードへの対応を可能にします。  TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。     

ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TSSOP (PW) 24 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ