データシート
SN74HC112
- 広い動作電圧範囲：2V～6V
- 出力は最大 10 個の LSTTL 負荷を駆動可能
- 低消費電力、最大 ICC：40µA
- tpd = 13ns (標準値)
- 5V で ±4mA の出力駆動能力
- 低い入力電流：1µA 以下
SNx4HC112 デバイスには、2 つの独立した J-K ネガティブ エッジ トリガ フリップ フロップが含まれています。その他の入力のレベルに関係なく、プリセット (PRE) 入力を Low レベルにすると出力は High になり、クリア (CLR) 入力を Low レベルにすると出力は Low になります。PRE と CLR が非アクティブ (HIGH) の場合、セットアップ時間の要件を満たす J 入力と K 入力のデータは、クロック (CLK) パルスの負方向エッジで出力に転送されます。クロックのトリガは電圧レベルで発生し、CLK パルスの立ち下がり時間とは直接関係しません。ホールド時間が経過した後、J 入力と K 入力のデータは、出力のレベルに影響を及ぼさずに変化させることができます。これらの汎用フリップ フロップは、J と K を HIGH に接続することで、トグル フリップ フロップとしての動作を実行します。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SNx4HC112 クリアとプリセット搭載、デュアル、J-K、ネガティブ エッジ トリガ フリップ フロップ データシート (Rev. I 翻訳版) | PDF | HTML | 英語版 (Rev.I) | PDF | HTML | 2024/10/02 |
| アプリケーション・ノート | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022/12/15 | |||
| アプリケーション・ノート | HCMOS Design Considerations (Rev. A) | 2002/09/09 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板
14-24-LOGIC-EVM 評価基板 (EVM) は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
リファレンス・デザイン
TIDA-01171 — AC 結合 RS-485 リファレンス デザイン
TIDA-01171 リファレンス デザインを採用すると、非常に低いデータ レートでも、AC 結合リンク経由で RS-485 通信を実現できます。 これにより、ノード間で大きなグランド電位差が存在する場合でも、ノードは通信できます。 また、AC 結合を使用すると、高電圧電源への直接短絡が発生する可能性のあるバス障害からトランシーバを保護するのにも役立ちます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOIC (D) | 16 | Ultra Librarian |
| PDIP (N) | 16 | Ultra Librarian |