ホーム ロジックと電圧変換 論理ゲート NAND ゲート
ホーム
ロジックと電圧変換
論理ゲート
NAND ゲート

SN74LVC2G00

アクティブ

2 チャネル、2 入力、1.65V ～ 5.5V NAND ゲート

ご注文はこちら
データシート

SN74LVC2G00

アクティブ
データシート ご注文はこちら

製品詳細

Technology family LVC Number of channels 2 Inputs per channel 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Number of channels 2 Inputs per channel 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 8 2.8125 mm² (— mm × — mm) SSOP (DCT) 8 11.8 mm² (2.95 mm × 4 mm) VSSOP (DCU) 8 6.2 mm² (2 mm × 3.1 mm)
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.3 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    < 0.8 V at VCC = 3.3 V, TA =
    25°C
  • Typical VOHV (Output VOH Undershoot)
    > 2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial Power
    Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model
    • 1000-V Charged-Device Model
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.3 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    < 0.8 V at VCC = 3.3 V, TA =
    25°C
  • Typical VOHV (Output VOH Undershoot)
    > 2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial Power
    Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model
    • 1000-V Charged-Device Model

This dual 2-input positive-NAND gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC2G00 device performs the Boolean function Y = A × B or Y = A + B in positive logic.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

This dual 2-input positive-NAND gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC2G00 device performs the Boolean function Y = A × B or Y = A + B in positive logic.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
filter その他の NAND ゲート を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品。
SN74AUP2G00 アクティブ 2 チャネル、2 入力、0.8V ～ 3.6V 低消費電力 NAND ゲート Voltage range 0.8V to 3.6V, average propagation delay 8ns, average drive strength 4mA
比較対象デバイスと類似の機能。
SN74AHC1G00 アクティブ シングル、2 入力、2V ～ 5.5V NAND ゲート Voltage range 2V to 5.5V, average propagation delay 12ns, average drive strength 9mA
SN74AHC00 アクティブ 4 チャネル、2 入力、2V ～ 5.5V NAND ゲート Voltage range 2V to 5.5V, average propagation delay 12ns, average drive strength 9mA

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート SN74LVC2G00 Dual 2-Input Positive-NAND Gate データシート (Rev. N) PDF | HTML 2015/01/12

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

5-8-LOGIC-EVM — 5 ～ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)

5 ～ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
シミュレーション・モデル

SN74LVC2G00 Behavioral SPICE Model

SCEM625.ZIP (7 KB) - PSpice モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

SN74LVC2G00 IBIS Model (Rev. A)

SCEM251 (243 KB) - IBIS モデル
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDM-TM4C129CAMERA — ARM® Cortex®–M マイコン (MCU) 用のカメラのリファレンス デザイン

QVGA ディスプレイ パネル付きのネットワーク カメラと組込み Web サーバーを実装した、リモート監視のためのリファレンス デザインです。  Web サーバーのメモリ フットプリントは 250KB で、追加のカスタム化を行う場合でも、TM4C129x マイコンで十分な量のメモリを利用できます。

サポート対象の製品とハードウェア
リファレンス・デザイン

TIPD111 — ECG 用ハードウェア・ペース検出機能

この検証済み設計では、スロープ検出を使用した ECG 用ハードウェア・ペース検出ソリューションについて説明しています。回路は ADC の PACEOUT ピンを使用して ADS1298 とスムーズに動作し、ペース検出回路の入力を直接送るように設計されています。ペース信号が検出されると、GPIO で読み取ることができるよう、回路の出力は論理信号を「High」にラッチするように設計されています。

サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
DSBGA (YZP) 8 Ultra Librarian
SSOP (DCT) 8 Ultra Librarian
VSSOP (DCU) 8 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ