ホーム ロジックと電圧変換 フリップ フロップ、ラッチ、レジスタ D タイプ フリップ フロップ

SN74LVC74A

アクティブ

クリアとプリセット搭載、デュアル ポジティブ エッジ トリガ D タイプ フリップ フロップ

製品詳細

Number of channels 2 Technology family LVC Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 100 IOL (max) (mA) 24 IOH (max) (mA) -24 Supply current (max) (µA) 10 Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
Number of channels 2 Technology family LVC Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 100 IOL (max) (mA) 24 IOH (max) (mA) -24 Supply current (max) (µA) 10 Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
SOIC (D) 14 51.9 mm² (8.65 mm × 6 mm) TSSOP (PW) 14 32 mm² (5 mm × 6.4 mm) SOP (NS) 14 79.56 mm² (10.2 mm × 7.8 mm) VQFN (RGY) 14 12.25 mm² (3.5 mm × 3.5 mm) SSOP (DB) 14 48.36 mm² (6.2 mm × 7.8 mm) WQFN (BQA) 14 7.5 mm² (3 mm × 2.5 mm)
  • 1.65V~3.6V で動作
  • 5.5V までの入力電圧に対応
  • 最大 tpd 5.2ns (3.3V 時)
  • VOLP 標準値 (出力グランド バウンス) <0.8V (VCC = 3.3V、TA = 25℃)
  • VOHV 標準値 (出力 VOH アンダーシュート) >2V (VCC = 3.3V、TA = 25℃)
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • JESD 22 を上回る ESD 保護
    • 2000V、人体モデル (A114-A)
    • 1000V、デバイス帯電モデル (C101)
  • 1.65V~3.6V で動作
  • 5.5V までの入力電圧に対応
  • 最大 tpd 5.2ns (3.3V 時)
  • VOLP 標準値 (出力グランド バウンス) <0.8V (VCC = 3.3V、TA = 25℃)
  • VOHV 標準値 (出力 VOH アンダーシュート) >2V (VCC = 3.3V、TA = 25℃)
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • JESD 22 を上回る ESD 保護
    • 2000V、人体モデル (A114-A)
    • 1000V、デバイス帯電モデル (C101)

SNx4LVC74A デバイスは、2 つのポジティブ エッジ トリガ D タイプ フリップ フロップを 1 つに統合した便利なデバイスです。

SN54LVC74A は 2.7V~3.6V の VCC で動作するように設計されており、SN74LVC74A は 1.65V~3.6V の VCC で動作するように設計されています。

SNx4LVC74A デバイスは、2 つのポジティブ エッジ トリガ D タイプ フリップ フロップを 1 つに統合した便利なデバイスです。

SN54LVC74A は 2.7V~3.6V の VCC で動作するように設計されており、SN74LVC74A は 1.65V~3.6V の VCC で動作するように設計されています。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート SNx4LVC74A デュアル ポジティブ エッジ トリガ D タイプ フリップ フロップ、クリア / プリセット搭載 データシート (Rev. W 翻訳版) PDF | HTML 英語版 (Rev.W) PDF | HTML 2025/01/16
アプリケーション・ノート Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022/12/15

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-LOGIC-EVM 評価基板 (EVM) は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVMは、14ピンから24ピンのBQA、BQB、RGY、RSV、RJWまたはRHLパッケージを持つあらゆるロジックまたは変換デバイスをサポートするように設計された柔軟な評価基板(EVM)です。

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
シミュレーション・モデル

SN74LVC74A IBIS Model (Rev. A)

SCEM059 (35 KB) - IBIS モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

SN74LVC74A PSpice Transient Model (Rev. A)

SCAM062A.ZIP (25 KB) - PSpice モデル
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (D) 14 Ultra Librarian
TSSOP (PW) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
VQFN (RGY) 14 Ultra Librarian
SSOP (DB) 14 Ultra Librarian
WQFN (BQA) 14 Ultra Librarian

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ