ホーム マイコン (MCU) / プロセッサ マイクロプロセッサ / DSP オーディオ / レーダー DSP SoC
ホーム
マイコン (MCU) / プロセッサ
マイクロプロセッサ / DSP
オーディオ / レーダー DSP SoC

TMS320C6211B

アクティブ

C62x 固定小数点 DSP - 最大 167MHz

ご注文はこちら
データシート

TMS320C6211B

アクティブ
データシート ご注文はこちら

製品詳細

CPU 32-/64-bit Frequency (MHz) 167 Rating Catalog Operating temperature range (°C) -40 to 105
CPU 32-/64-bit Frequency (MHz) 167 Rating Catalog Operating temperature range (°C) -40 to 105
BGA (ZFN) 256 729 mm² (27 mm × 27 mm) PBGA (GFN) 256 729 mm² (27 mm × 27 mm)
  • Excellent Price/Performance Digital Signal Processors (DSPs): TMS320C62x™ (TMS320C6211 and TMS320C6211B)
    • Eight 32-Bit Instructions/Cycle
    • C6211, C6211B, C6711, and C6711B are Pin-Compatible
    • 150-, 167-MHz Clock Rates
    • 6.7-, 6-ns Instruction Cycle Time
    • 1200, 1333 MIPS
    • Extended Temperature Device (C6211B)
  • VelociTI™ Advanced Very Long Instruction Word (VLIW) C62x™ DSP Core (C6211/11B)
    • Eight Highly Independent Functional Units:
      • Six ALUs (32-/40-Bit)
      • Two 16-Bit Multipliers (32-Bit Results)
    • Load-Store Architecture With 32 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
  • Instruction Set Features
    • Byte-Addressable (8-, 16-, 32-Bit Data)
    • 8-Bit Overflow Protection
    • Saturation
    • Bit-Field Extract, Set, Clear
    • Bit-Counting
    • Normalization
  • L1/L2 Memory Architecture
    • 32K-Bit (4K-Byte) L1P Program Cache (Direct Mapped)
    • 32K-Bit (4K-Byte) L1D Data Cache (2-Way Set-Associative)
    • 512K-Bit (64K-Byte) L2 Unified Mapped RAM/Cache (Flexible Data/Program Allocation)
  • Device Configuration
    • Boot Mode: HPI, 8-, 16-, and 32-Bit ROM Boot
    • Endianness: Little Endian, Big Endian
  • 32-Bit External Memory Interface (EMIF)
    • Glueless Interface to Asynchronous Memories: SRAM and EPROM
    • Glueless Interface to Synchronous Memories: SDRAM and SBSRAM
    • 512M-Byte Total Addressable External Memory Space
  • Enhanced Direct-Memory-Access (EDMA) Controller (16 Independent Channels)
  • 16-Bit Host-Port Interface (HPI)
    • Access to Entire Memory Map
  • Two Multichannel Buffered Serial Ports (McBSPs)
    • Direct Interface to T1/E1, MVIP, SCSA Framers
    • ST-Bus-Switching Compatible
    • Up to 256 Channels Each
    • AC97-Compatible
    • Serial-Peripheral-Interface (SPI) Compatible (Motorola™)
  • Two 32-Bit General-Purpose Timers
  • Flexible Phase-Locked-Loop (PLL) Clock Generator
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • 256-Pin Ball Grid Array (BGA) Package (GFN and ZFN Suffixes)
  • 0.18-µm/5-Level Metal Process
    • CMOS Technology
  • 3.3-V I/Os, 1.8-V Internal

TMS320C62x, VelociTI, and C62x are trademarks of Texas Instruments.
Motorola is a trademark of Motorola, Inc.
All trademarks are the property of their respective owners.
IEEE Standard 1149.1-1990 Standard-Test-Access Port and Boundary Scan Architecture.
  • Excellent Price/Performance Digital Signal Processors (DSPs): TMS320C62x™ (TMS320C6211 and TMS320C6211B)
    • Eight 32-Bit Instructions/Cycle
    • C6211, C6211B, C6711, and C6711B are Pin-Compatible
    • 150-, 167-MHz Clock Rates
    • 6.7-, 6-ns Instruction Cycle Time
    • 1200, 1333 MIPS
    • Extended Temperature Device (C6211B)
  • VelociTI™ Advanced Very Long Instruction Word (VLIW) C62x™ DSP Core (C6211/11B)
    • Eight Highly Independent Functional Units:
      • Six ALUs (32-/40-Bit)
      • Two 16-Bit Multipliers (32-Bit Results)
    • Load-Store Architecture With 32 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
  • Instruction Set Features
    • Byte-Addressable (8-, 16-, 32-Bit Data)
    • 8-Bit Overflow Protection
    • Saturation
    • Bit-Field Extract, Set, Clear
    • Bit-Counting
    • Normalization
  • L1/L2 Memory Architecture
    • 32K-Bit (4K-Byte) L1P Program Cache (Direct Mapped)
    • 32K-Bit (4K-Byte) L1D Data Cache (2-Way Set-Associative)
    • 512K-Bit (64K-Byte) L2 Unified Mapped RAM/Cache (Flexible Data/Program Allocation)
  • Device Configuration
    • Boot Mode: HPI, 8-, 16-, and 32-Bit ROM Boot
    • Endianness: Little Endian, Big Endian
  • 32-Bit External Memory Interface (EMIF)
    • Glueless Interface to Asynchronous Memories: SRAM and EPROM
    • Glueless Interface to Synchronous Memories: SDRAM and SBSRAM
    • 512M-Byte Total Addressable External Memory Space
  • Enhanced Direct-Memory-Access (EDMA) Controller (16 Independent Channels)
  • 16-Bit Host-Port Interface (HPI)
    • Access to Entire Memory Map
  • Two Multichannel Buffered Serial Ports (McBSPs)
    • Direct Interface to T1/E1, MVIP, SCSA Framers
    • ST-Bus-Switching Compatible
    • Up to 256 Channels Each
    • AC97-Compatible
    • Serial-Peripheral-Interface (SPI) Compatible (Motorola™)
  • Two 32-Bit General-Purpose Timers
  • Flexible Phase-Locked-Loop (PLL) Clock Generator
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • 256-Pin Ball Grid Array (BGA) Package (GFN and ZFN Suffixes)
  • 0.18-µm/5-Level Metal Process
    • CMOS Technology
  • 3.3-V I/Os, 1.8-V Internal

TMS320C62x, VelociTI, and C62x are trademarks of Texas Instruments.
Motorola is a trademark of Motorola, Inc.
All trademarks are the property of their respective owners.
IEEE Standard 1149.1-1990 Standard-Test-Access Port and Boundary Scan Architecture.

The TMS320C62x™ DSPs (including the TMS320C6211/C6211B devices) compose one of the fixed-point DSP families in the TMS320C6000™ DSP platform. The TMS320C6211 (C6211) and TMS320C6211B (C6211B) devices are based on the high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSPs an excellent choice for multichannel and multifunction applications.

With performance of up to 1333 million instructions per second (MIPS) at a clock rate of 167 MHz, the C6211/C6211B device offers cost-effective solutions to high-performance DSP programming challenges. The C6211/C6211B DSP possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. This processor has 32 general-purpose registers of 32-bit word length and eight highly independent functional units. The eight functional units provide six arithmetic logic units (ALUs) for a high degree of parallelism and two 16-bit multipliers for a 32-bit result. The C6211/C6211B can produce two multiply-accumulates (MACs) per cycle for a total of 333 million MACs per second (MMACS). The C6211/C6211B DSP also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals.

The C6211/C6211B uses a two-level cache-based architecture and has a powerful and diverse set of peripherals. The Level 1 program cache (L1P) is a 32-Kbit direct mapped cache and the Level 1 data cache (L1D) is a 32-Kbit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of a 512-Kbit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.The peripheral set includes two multichannel buffered serial ports (McBSPs), two general-purpose timers, a host-port interface (HPI), and a glueless external memory interface (EMIF) capable of interfacing to SDRAM, SBSRAM and asynchronous peripherals.

The C6211/C6211B has a complete set of development tools which includes: a new C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code execution.

The TMS320C62x™ DSPs (including the TMS320C6211/C6211B devices) compose one of the fixed-point DSP families in the TMS320C6000™ DSP platform. The TMS320C6211 (C6211) and TMS320C6211B (C6211B) devices are based on the high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSPs an excellent choice for multichannel and multifunction applications.

With performance of up to 1333 million instructions per second (MIPS) at a clock rate of 167 MHz, the C6211/C6211B device offers cost-effective solutions to high-performance DSP programming challenges. The C6211/C6211B DSP possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. This processor has 32 general-purpose registers of 32-bit word length and eight highly independent functional units. The eight functional units provide six arithmetic logic units (ALUs) for a high degree of parallelism and two 16-bit multipliers for a 32-bit result. The C6211/C6211B can produce two multiply-accumulates (MACs) per cycle for a total of 333 million MACs per second (MMACS). The C6211/C6211B DSP also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals.

The C6211/C6211B uses a two-level cache-based architecture and has a powerful and diverse set of peripherals. The Level 1 program cache (L1P) is a 32-Kbit direct mapped cache and the Level 1 data cache (L1D) is a 32-Kbit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of a 512-Kbit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.The peripheral set includes two multichannel buffered serial ports (McBSPs), two general-purpose timers, a host-port interface (HPI), and a glueless external memory interface (EMIF) capable of interfacing to SDRAM, SBSRAM and asynchronous peripherals.

The C6211/C6211B has a complete set of development tools which includes: a new C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code execution.
filter その他の オーディオ / レーダー DSP SoC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ
TI からの設計サポートは利用不可

この製品に関して、新しいコンテンツやソフトウェアの更新など、新規プロジェクトに対する TI からの継続的な設計サポートはありません。該当する場合は、関連する資料、ソフトウェア、ツールはプロダクト フォルダに掲載されています。TI E2ETM サポート フォーラムで、アーカイブ済みの情報を検索することもできます。

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
62 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート TMS320C6211, TMS320C6211B Fixed-Point Digital Signal Processors データシート (Rev. L) 2004/06/09
* エラッタ TMS320C6211/TMS320C6211B DSPs Silicon Errata (Revs 1.0, 1.1, 2.1, 2.2, 3.0, 3.1) (Rev. L) 2004/05/28
アプリケーション・ノート How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A) PDF | HTML 2021/05/19
アプリケーション・ノート Introduction to TMS320C6000 DSP Optimization 2011/10/06
ユーザー・ガイド TMS320C62x DSP CPU and Instruction Set Reference Guide (Rev. A) 2010/05/20
ユーザー・ガイド TMS320C6000 DSP Peripherals Overview Reference Guide (Rev. Q) 2009/07/02
製品概要 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008/11/17
アプリケーション・ノート TMS320DM64xx、TMS320DM64x、および TMS320C6000 デバイスにおける熱考察 英語版 2008/05/05
アプリケーション・ノート TMS320C6000 EMIF-to-External SDRAM Interface (Rev. E) 2007/09/04
ユーザー・ガイド TMS320C6000 DSP External Memory Interface (EMIF) Reference Guide (Rev. E) 2007/04/11
ユーザー・ガイド TMS320C6000 DSP Multichannel Buffered Serial Port (McBSP) Reference Guide (Rev. G) 2006/12/14
ユーザー・ガイド TMS320C6000 DSP Enhanced Direct Memory Access (EDMA) Controller Reference Guide (Rev. C) 2006/11/15
アプリケーション・ノート IBISモデルを使用したタイミング解析 (Rev. A 翻訳版) 英語版 (Rev.A) 2006/11/06
ユーザー・ガイド TMS320C6000 CPU and Instruction Set Reference Guide (Rev. G) 2006/07/11
ユーザー・ガイド TMS320C6000 DSP Host-Post Interface (HPI) Reference Guide (Rev. C) 2006/01/01
アプリケーション・ノート Migrating from TMS320C6211B/C6711/C6711B and C6713 to TMS320C6713B (Rev. H) 2005/11/11
アプリケーション・ノート Migrating From TMS320C6211B/C6711/C6711B/C6711C to TMS320C6711D (Rev. H) 2005/11/10
ユーザー・ガイド TMS320C6000 DSP Power-Down Logic and Modes Reference Guide (Rev. C) 2005/03/01
ユーザー・ガイド TMS320C6000 DSP 32-bit Timer Reference Guide (Rev. B) 2005/01/25
ユーザー・ガイド TMS320C621x/C671x DSP Two Level Internal Memory Reference Guide (Rev. B) 2004/06/08
アプリケーション・ノート TMS320C6000 Tools: Vector Table and Boot ROM Creation (Rev. D) 2004/04/26
アプリケーション・ノート TMS320C6000 Board Design: Considerations for Debug (Rev. C) 2004/04/21
アプリケーション・ノート TMS320C6000 McBSP Initialization (Rev. C) 2004/03/08
アプリケーション・ノート TMS320C621x/TMS320C671x EDMA Architecture 2004/03/05
アプリケーション・ノート TMS320C621x/671x EDMA Performance Data 2004/03/05
ユーザー・ガイド TMS320C6000 DSP Designing for JTAG Emulation Reference Guide 2003/07/31
ユーザー・ガイド TMS320C6000 DSP Cache User's Guide (Rev. A) 2003/05/05
アプリケーション・ノート Migrating from TMS320C6211 to TMS320C6211B 2003/04/28
アプリケーション・ノート Extended Precision Radix-4 Fast Fourier Transform Implemented on the TMS320C62x 2002/11/23
アプリケーション・ノート TMS320C6000 McBSP Interface to an ST-BUS Device (Rev. B) 2002/06/04
アプリケーション・ノート TMS320C6000 HPI to PCI Interfacing Using the PLX PCI9050 (Rev. C) 2002/04/17
アプリケーション・ノート TMS320C6000 DMA Example Applications (Rev. A) 2002/04/10
アプリケーション・ノート TMS320C6000 Board Design for JTAG (Rev. C) 2002/04/02
アプリケーション・ノート TMS320C6000 EMIF to External Flash Memory (Rev. A) 2002/02/13
アプリケーション・ノート Using a TMS320C6000 McBSP for Data Packing (Rev. A) 2001/10/31
アプリケーション・ノート TMS320C6000 Enhanced DMA: Example Applications (Rev. A) 2001/10/24
アプリケーション・ノート Interfacing theTMS320C6000 EMIFto a PCI Bus Using the AMCC S5933 PCI Controller (Rev. A) 2001/09/30
アプリケーション・ノート TMS320C6000 Host Port to MC68360 Interface (Rev. A) 2001/09/30
アプリケーション・ノート Using the TMS320C6000 McBSP as a High Speed Communication Port (Rev. A) 2001/08/31
アプリケーション・ノート TMS320C6000 Host Port to the i80960 Microprocessors Interface (Rev. A) 2001/08/31
アプリケーション・ノート TMS320C6000 EMIF to External Asynchronous SRAM Interface (Rev. A) 2001/08/31
アプリケーション・ノート TMS320C6000 System Clock Circuit Example (Rev. A) 2001/08/15
アプリケーション・ノート TMS320C6000 McBSP to Voice Band Audio Processor (VBAP) Interface (Rev. A) 2001/07/23
アプリケーション・ノート TMS320C6000 McBSP: AC'97 Codec Interface (TLV320AIC27) (Rev. A) 2001/07/10
アプリケーション・ノート TMS320C6000 McBSP: Interface to SPI ROM (Rev. C) 2001/06/30
アプリケーション・ノート TMS320C6000 Host Port to MPC860 Interface (Rev. A) 2001/06/21
アプリケーション・ノート TMS320C6000 McBSP: IOM-2 Interface (Rev. A) 2001/05/21
アプリケーション・ノート ETSI Math Operations in C for the TMS320C62x (Rev. A) 2000/11/13
アプリケーション・ノート TMS320C621x/C671x EDMA Queue Management Guidelines 2000/11/07
アプリケーション・ノート Optimizing JPEG on the TMS320C6211 2-Level Cache DSP 2000/09/13
アプリケーション・ノート Circular Buffering on TMS320C6000 (Rev. A) 2000/09/12
アプリケーション・ノート TMS320C6000 McBSP as a TDM Highway (Rev. A) 2000/09/11
アプリケーション・ノート MPEG-2 Video Decoder: TMS320C62x (TM) DSP Implementation 2000/02/29
アプリケーション・ノート TMS320C6000 u-Law and a-Law Companding with Software or the McBSP 2000/02/02
アプリケーション・ノート General Guide to Implement Logarithmic and Exponential Operations on Fixed-Point 2000/01/31
アプリケーション・ノート G.723.1 Dual Rate Speech Coder: Multichannel TMS320C62x Implementation (Rev. B) 2000/01/04
アプリケーション・ノート GSM Enhanced Full Rate Speech Coder: Multichannel TMS320C62x Implementation (Rev. B) 2000/01/04
アプリケーション・ノート IS-127 Enhanced Var Rate Speech Coder:Multichannel TMS320C62x Implementation (Rev. B) 2000/01/04
アプリケーション・ノート G.729/A Speech Coder: Multichannel TMS320C62x Implementation (Rev. B) 2000/01/04
アプリケーション・ノート TMS320C6000 C Compiler: C Implementation of Intrinsics 1999/12/07
アプリケーション・ノート TMS320C6000 McBSP: I2S Interface 1999/09/08
アプリケーション・ノート On the Implementation of MPEG-4 Motion Compensation Using the TMS320C62x 1999/07/29

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

デバッグ・プローブ

LB-3P-TRACE32-DSP — デジタル信号プロセッサ（DSP）用 Lauterbach TRACE32デバッグおよびトレースシステム

Lauterbach‘s TRACE32® tools are a suite of leading-edge hardware and software components that enables developers to analyze, optimize and certify all kinds of single- or multi-core Digital Signal processors (DSPs) which are a popular choice for audio and video processing as well as radar data (...)

購入先：Lauterbach GmbH
サポート対象の製品とハードウェア
ドライバまたはライブラリ

AEC-AER — アコースティック・エコー・キャンセレーション/除去、TI C64x+、C674x、C55x および Cortex(tm)A8 プロセッサ用 - 現在即時入手可能

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

サポート対象の製品とハードウェア
ドライバまたはライブラリ

C64X-DSPLIB — Download TMS320C64x DSP Library

TMS320C6000 Digital Signal Processor Library (DSPLIB) は、Cプログラマー向けのプラットフォーム最適化DSP関数ライブラリです。これは、計算集約的なリアルタイム アプリケーションで一般的に使用される、C言語から呼び出し可能な汎用信号処理ルーチンを含んでいます。これらのルーチンを使用することで、同等の標準ANSI C言語コードよりも高いパフォーマンスを実現できます。DSPLIBは、すぐに使えるDSP関数をソースコード付きで提供することで、アプリケーション開発期間を大幅に短縮できます。

ベンチマークを参照してください：各DSP コアのベンチマーク

サポート対象の製品とハードウェア
ドライバまたはライブラリ

C67X-DSPLIB — Download TMS320C67x DSP Library

TMS320C6000 Digital Signal Processor Library (DSPLIB) は、Cプログラマー向けのプラットフォーム最適化DSP関数ライブラリです。これは、計算集約的なリアルタイム アプリケーションで一般的に使用される、C言語から呼び出し可能な汎用信号処理ルーチンを含んでいます。これらのルーチンを使用することで、同等の標準ANSI C言語コードよりも高いパフォーマンスを実現できます。DSPLIBは、すぐに使えるDSP関数をソースコード付きで提供することで、アプリケーション開発期間を大幅に短縮できます。

ベンチマークを参照してください：各DSP コアのベンチマーク

サポート対象の製品とハードウェア
ドライバまたはライブラリ

FAXLIB — C66x、C64x+、および C55x プロセッサ用 FAX ライブラリ（FAXLIB）

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

サポート対象の製品とハードウェア
ドライバまたはライブラリ

SPRC122 — C62x/C64x Fast Run-Time Support Library

C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイム アプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C (...)

サポート対象の製品とハードウェア
ドライバまたはライブラリ

VOLIB — ボイス・ライブラリ（VoLIB）、C66x、C64x+、および C55x プロセッサ用

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

サポート対象の製品とハードウェア
シミュレーション・モデル

C6211B GFN Rev 3.0 BSDL Model (Rev. B)

SPRM036A (5 KB) - BSDL モデル
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
BGA (ZFN) 256 Ultra Librarian
PBGA (GFN) 256 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ