ADS5242
- Maximum Sample Rate: 65MSPS
- 12-Bit Resolution
- No Missing Codes
- Total Power Dissipation
- Internal Reference: 660mW
- External Reference: 594mW
- CMOS Technology
- Simultaneous Sample-and-Hold
- 70.8dBFS SNR at 10MHz IF
- 3.3V Digital/Analog Supply
- Serialized LVDS Outputs
- Integrated Frame and Bit Patterns
- Option to Double LVDS Clock Output Currents
- Four Current Modes for LVDS
- Pin- and Format-Compatible Family
- HTQFP-64 PowerPAD™ Package
- APPLICATIONS
- Portable Ultrasound Systems
- Tape Drives
- Test Equipment
- Optical Networking
- Communications
PowerPAD is a trademark of Texas Instruments.
All trademarks are the property of their respective owners.
The ADS5242 is a high-performance, 65MSPS, 4-channel analog-to-digital converter (ADC). Internal references are provided, simplifying system design requirements. Low power consumption allows for the highest of system integration densities. Serial LVDS (low-voltage differential signaling) outputs reduce the number of interface lines and package size.
An integrated phase lock loop (PLL) multiplies the incoming ADC sampling clock by a factor of 12. This high-frequency LVDS clock is used in the data serialization and transmission process. The word output of each internal ADC is serialized and transmitted either MSB or LSB first. In addition to the four data outputs, a bit clock and a word clock are also transmitted. The bit clock is at 6x the speed of the sampling clock, whereas the word clock is at the same speed of the sampling clock.
The ADS5242 provides internal references, or can optionally be driven with external references. Best performance can be achieved through the internal reference mode.
The device is available in an HTQFP-64 PowerPAD package and is specified over a -40°C to +85°C operating range.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 | |
|---|---|---|---|---|---|---|
| * | 데이터 시트 | 4-Channel, 12-Bit, 65MSPS Analog-to-Digital Converter with Serial LVDS Interface datasheet (Rev. C) | 2005. 10. 19 | |||
| 애플리케이션 노트 | Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) | 2015. 5. 22 | ||||
| 애플리케이션 노트 | Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) | 2013. 7. 19 | ||||
| 애플리케이션 노트 | Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (Rev. A) | 2010. 9. 10 | ||||
| 애플리케이션 노트 | Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio | 2009. 4. 28 | ||||
| 애플리케이션 노트 | CDCE62005 as Clock Solution for High-Speed ADCs | 2008. 9. 4 | ||||
| 애플리케이션 노트 | CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters | 2008. 6. 8 | ||||
| 애플리케이션 노트 | Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 | 2008. 6. 2 | ||||
| 애플리케이션 노트 | Interfacing High-Speed LVDS Outputs of the ADS527x/ADS524x | 2005. 2. 23 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
DATACONVERTERPRO-SW — 고속 데이터 컨버터 프로 GUI 설치 프로그램, v5.31
이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)
ADC-HARMONIC-CALC — ADC Frequency Calculator Download
The ADC Harmonic Calculation tool is an excel based calculator for determining the location in frequency space of high order harmonics following Nyquist aliasing in an analog to digital converter.
Given an ADC sample rate and the span of a signal of interest the calcultor will determine if the 2nd (...)
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
아날로그 엔지니어의 계산기는 아날로그 회로 설계 엔지니어가 정기적으로 사용하는 많은 반복 계산의 속도를 높이도록 설계되었습니다. 이 PC 기반 툴은 피드백 저항을 사용한 연산 증폭기 게인 설정부터 아날로그-디지털 컨버터(ADC) 드라이브 버퍼 회로 안정화를 위한 적절한 회로 설계 요소 선택에 이르기까지 다양한 일반적인 계산 목록이 포함된 그래픽 인터페이스를 제공합니다.
이 계산기는 독립 실행형 툴로 유용할 뿐만 아니라 아날로그 엔지니어의 포켓 레퍼런스에 설명된 개념과도 잘 어울립니다.
JITTER-SNR-CALC — Jitter and SNR calculator
JITTER-SNR-CALC can be used for calculating theoretical Signal to Noise (SNR) performance of ADCs based on input frequency and clock jitter.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| HTQFP (PAP) | 64 | Ultra Librarian |