ADS52J91
- 16-Channel ADC configurable to convert 8, 16, or 32 inputs
- Maximum ADC Conversion Rate:
- 125 MSPS in 10-bit mode
- 100 MSPS in 12-bit mode
- 65 MSPS in 14-bit mode
- Supplies: 1.2 V, 1.8 V
- Differential or single-ended input Clock
- Signal-to-noise ratio (SNR):
- 61 dBFS in 10-bit mode
- 69 dBFS in 12-bit mode
- 73.5 dBFS in 14-Bit Mode
- Power at 125 MSPS: 48.6 mW/channel
- 16 ADCs configurable to convert:
- 8 Inputs with a sampling rate of a 2X ADC conversion rate
- 16 Inputs with a sampling rate of a 1X ADC conversion rate
- 32 Inputs with a sampling rate of a 0.5X ADC conversion rate
- 1 Gbps LVDS interface with 16X, 14X, 12X, and 10X serialization
- 5 Gbps JESD interface:
- JESD204B Subclass 0, 1, and 2
- 2, 4, or 8 Channels per JESD lane
- Package: NFBGA-198 (9 mm × 15 mm)
The ADS52J91 is a low-power, high-performance, 16-channel, analog-to-digital converter (ADC). The conversion rate of each ADC goes up to a maximum of 125 MSPS in 10-bit mode. The maximum conversion rate reduces when the ADC resolution is set to a higher value.
The device can be configured to accept 8, 16, or 32 inputs. In 32-input mode, each ADC alternately samples and converts two different inputs each at an effective sampling rate that is half of the ADC conversion rate. In 8-bit input mode, two ADCs convert the same input in an interleaved manner, resulting in an effective sampling rate that is twice the ADC conversion rate. The ADC is designed to scale its power with the conversion rate.
The ADC outputs are serialized and output through a low-voltage differential signaling (LVDS) interface along with a frame clock and a high-speed bit clock.
The device also has an optional JESD204B interface while operating in the 16-input and 32-input modes. This interface runs up to 5 Gbps
The device is available in a 9-mm × 15-mm, 0.8-mm pitch, NFBGA-198 package
추가 정보 요청
전체 데이터 시트를 사용할 수 있습니다. 지금 요청
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | ADS52J91 10-Bit, 12-Bit, 14-Bit, Multichannel, Low-Power, High-Speed ADC With LVDS, JESD Outputs datasheet | PDF | HTML | 2021. 9. 15 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
아날로그 엔지니어의 계산기는 아날로그 회로 설계 엔지니어가 정기적으로 사용하는 많은 반복 계산의 속도를 높이도록 설계되었습니다. 이 PC 기반 툴은 피드백 저항을 사용한 연산 증폭기 게인 설정부터 아날로그-디지털 컨버터(ADC) 드라이브 버퍼 회로 안정화를 위한 적절한 회로 설계 요소 선택에 이르기까지 다양한 일반적인 계산 목록이 포함된 그래픽 인터페이스를 제공합니다.
이 계산기는 독립 실행형 툴로 유용할 뿐만 아니라 아날로그 엔지니어의 포켓 레퍼런스에 설명된 개념과도 잘 어울립니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| NFBGA (ZZE) | 198 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.